公开(公告)号：US08138028B2

公开(公告)日：2012-03-20

申请号：US11764678

申请日：2007-06-18

申请人： Hsiang Lan Lung ,  Chieh Fang Chen ,  Yi Chou Chen ,  Shih Hung Chen ,  Chung Hon Lam ,  Eric Andrew Joseph ,  Alejandro Gabriel Schrott ,  Matthew J. Breitwisch ,  Geoffrey William Burr ,  Thomas D. Happ ,  Jan Boris Philipp

发明人： Hsiang Lan Lung ,  Chieh Fang Chen ,  Yi Chou Chen ,  Shih Hung Chen ,  Chung Hon Lam ,  Eric Andrew Joseph ,  Alejandro Gabriel Schrott ,  Matthew J. Breitwisch ,  Geoffrey William Burr ,  Thomas D. Happ ,  Jan Boris Philipp

IPC分类号： H01L45/00

CPC分类号： H01L45/144 ,  G11C13/0004 ,  H01L27/2436 ,  H01L45/04 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/126 ,  H01L45/14 ,  H01L45/146 ,  H01L45/147 ,  H01L45/148 ,  H01L45/1625 ,  H01L45/1641 ,  H01L45/1675

摘要： A method for manufacturing a mushroom-cell type phase change memory is based upon manufacturing a pillar of bottom electrode material upon a substrate including an array of conductive contacts in electrical communication with access circuitry. A layer of electrode material is deposited making reliable electrical contact with the array of conductive contacts. Electrode material is etched to form a pattern of electrode pillars on corresponding conductive contacts. Next, a dielectric material is deposited over the pattern and planarized to provide an electrode surface exposing top surfaces of the electrode pillars. Next, a layer of programmable resistive material, such as a chalcogenide or other phase change material, is deposited, followed by deposition of a layer of a top electrode material. A device including bottom electrode pillars with larger bottom surfaces than top surfaces is described.

摘要翻译： 用于制造蘑菇细胞型相变存储器的方法是基于在包括与接入电路电连通的导电触点阵列的基板上制造底部电极材料的柱。 沉积一层电极材料，使其与导电触点阵列可靠地电接触。 蚀刻电极材料以在对应的导电触点上形成电极柱的图案。 接下来，将介电材料沉积在图案上并且被平坦化以提供暴露电极柱顶表面的电极表面。 接下来，沉积诸如硫族化物或其它相变材料的可编程电阻材料层，随后沉积顶层电极材料层。 描述了包括具有比顶表面更大的底表面的底部电极柱的装置。

公开(公告)号：US20090189138A1

公开(公告)日：2009-07-30

申请号：US12020717

申请日：2008-01-28

申请人： Hsiang-Lan Lung ,  Chung Hon Lam ,  Matthew J. Breitwisch ,  Chieh Fang Chen

发明人： Hsiang-Lan Lung ,  Chung Hon Lam ,  Matthew J. Breitwisch ,  Chieh Fang Chen

IPC分类号： H01L45/00 ,  H01L21/4763

CPC分类号： H01L45/04 ,  G11C11/5678 ,  G11C13/0004 ,  G11C2213/79 ,  H01L21/76808 ,  H01L21/76816 ,  H01L27/222 ,  H01L27/24 ,  H01L43/08 ,  H01L45/145

摘要： A memory cell includes a memory cell layer with a first dielectric layer over a bottom electrode layer, a second dielectric layer over the first dielectric layer, and a top electrode over the second dielectric layer. The dielectric layers define a via having a first part bounded by the first electrode layer and the bottom electrode and a second part bounded by the second dielectric layer and the top electrode. A memory element is within the via and is in electrical contact with the top and bottom electrodes. The first and second parts of the via may comprise a constricted, energy-concentrating region and an enlarged region respectively. The constricted region may have a width smaller than the minimum feature size of the process used to form the enlarged region of the via. A method for manufacturing a memory cell is also disclosed.

摘要翻译： 存储单元包括在底部电极层上方具有第一介电层的存储单元层，在第一介电层上的第二电介质层和位于第二介电层上的顶部电极。 电介质层限定具有由第一电极层和底部电极限定的第一部分和由第二电介质层和顶部电极限定的第二部分的通孔。 存储元件位于通孔内并与顶部和底部电极电接触。 通孔的第一和第二部分可以分别包括收缩的能量集中区和扩大区。 收缩区域可以具有小于用于形成通孔的扩大区域的过程的最小特征尺寸的宽度。 还公开了一种用于制造存储单元的方法。

公开(公告)号：US07879645B2

公开(公告)日：2011-02-01

申请号：US12020717

申请日：2008-01-28

申请人： Hsiang-Lan Lung ,  Chung Hon Lam ,  Matthew J. Breitwisch ,  Chieh Fang Chen

发明人： Hsiang-Lan Lung ,  Chung Hon Lam ,  Matthew J. Breitwisch ,  Chieh Fang Chen

IPC分类号： H01L21/06 ,  H01L21/44

CPC分类号： H01L45/04 ,  G11C11/5678 ,  G11C13/0004 ,  G11C2213/79 ,  H01L21/76808 ,  H01L21/76816 ,  H01L27/222 ,  H01L27/24 ,  H01L43/08 ,  H01L45/145

摘要： A memory cell includes a memory cell layer with a first dielectric layer over a bottom electrode layer, a second dielectric layer over the first dielectric layer, and a top electrode over the second dielectric layer. The dielectric layers define a via having a first part bounded by the first electrode layer and the bottom electrode and a second part bounded by the second dielectric layer and the top electrode. A memory element is within the via and is in electrical contact with the top and bottom electrodes. The first and second parts of the via may comprise a constricted, energy-concentrating region and an enlarged region respectively. The constricted region may have a width smaller than the minimum feature size of the process used to form the enlarged region of the via. A method for manufacturing a memory cell is also disclosed.

摘要翻译： 存储单元包括在底部电极层上方具有第一介电层的存储单元层，在第一介电层上的第二电介质层和位于第二介电层上的顶部电极。 电介质层限定具有由第一电极层和底部电极限定的第一部分和由第二电介质层和顶部电极限定的第二部分的通孔。 存储元件位于通孔内并与顶部和底部电极电接触。 通孔的第一和第二部分可以分别包括收缩的能量集中区和扩大区。 收缩区域可以具有小于用于形成通孔的扩大区域的过程的最小特征尺寸的宽度。 还公开了一种用于制造存储单元的方法。

公开(公告)号：US20100084624A1

公开(公告)日：2010-04-08

申请号：US12286874

申请日：2008-10-02

申请人： Hsiang-Lan Lung ,  Chieh Fang Chen ,  Yen-Hao Shih ,  Ming Hsiu Lee ,  Matthew J. Breitwisch ,  Chung Hon Lam ,  Frieder H. Baumann ,  Philip Flaitz ,  Simone Raoux

发明人： Hsiang-Lan Lung ,  Chieh Fang Chen ,  Yen-Hao Shih ,  Ming Hsiu Lee ,  Matthew J. Breitwisch ,  Chung Hon Lam ,  Frieder H. Baumann ,  Philip Flaitz ,  Simone Raoux

IPC分类号： H01L47/00 ,  H01L21/06

CPC分类号： H01L45/1226 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/1246 ,  H01L45/144 ,  H01L45/1625 ,  H01L45/1641

摘要： A method for manufacturing a memory device, and a resulting device, is described using silicon oxide doped chalcogenide material. A first electrode having a contact surface; a body of phase change memory material in a polycrystalline state including a portion in contact with the contact surface of the first electrode, and a second electrode in contact with the body of phase change material are formed. The process includes melting and cooling the phase change memory material one or more times within an active region in the body of phase change material without disturbing the polycrystalline state outside the active region. A mesh of silicon oxide in the active region with at least one domain of chalcogenide material results. Also, the grain size of the phase change material in the polycrystalline state outside the active region is small, resulting in a more uniform structure.

摘要翻译： 使用氧化硅掺杂的硫族化物材料来描述用于制造存储器件的方法和所得到的器件。 具有接触表面的第一电极; 形成包括与第一电极的接触表面接触的部分的多晶状态的相变记忆材料体以及与相变材料体接触的第二电极。 该方法包括在相变材料体内的有源区内熔化和冷却相变存储材料一次或多次，而不会干扰有源区外的多晶态。 导致活性区域中的氧化硅网格与至少一个硫族化物材料结构域形成。 此外，活性区域外的多晶态的相变材料的晶粒尺寸小，结果更均匀。

公开(公告)号：US20110133150A1

公开(公告)日：2011-06-09

申请号：US12978846

申请日：2010-12-27

申请人： Hsiang Lan Lung ,  Chieh Fang Chen

发明人： Hsiang Lan Lung ,  Chieh Fang Chen

IPC分类号： H01L45/00

CPC分类号： G11C11/5678 ,  G11C13/0004 ,  H01L27/2436 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/144 ,  H01L45/1625 ,  H01L45/1641 ,  H01L45/1691

摘要： Memory cells are described along with methods for manufacturing. A memory cell described herein includes a bottom electrode, a top electrode overlying the bottom electrode, a via having a sidewall extending from a bottom electrode to a top electrode, and a memory element electrically coupling the bottom electrode to the top electrode. The memory element has an outer surface contacting a dielectric sidewall spacer that is on the sidewall of the via, and comprises a stem portion on the bottom electrode and a cup portion on the stem portion. A fill material is within an interior defined by an inner surface of the cup portion of the memory element.

摘要翻译： 描述存储单元以及制造方法。 本文所述的存储单元包括底部电极，覆盖底部电极的顶部电极，具有从底部电极延伸到顶部电极的侧壁的通孔，以及将底部电极电连接到顶部电极的存储元件。 存储元件具有接触通孔侧壁上的电介质侧壁间隔件的外表面，并且包括底部电极上的杆部分和杆部分上的杯部分。 填充材料在由存储元件的杯部的内表面限定的内部内。

公开(公告)号：US07701750B2

公开(公告)日：2010-04-20

申请号：US12117164

申请日：2008-05-08

申请人： Yen-Hao Shih ,  Chieh Fang Chen ,  Hsiang-Lan Lung

发明人： Yen-Hao Shih ,  Chieh Fang Chen ,  Hsiang-Lan Lung

IPC分类号： G11C11/00

CPC分类号： H01L45/126 ,  H01L27/2436 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/144

摘要： Memory devices are described herein along with method for operating the memory device. A memory cell as described herein includes a first electrode and a second electrode. The memory cell also comprises phase change material having first and second active regions arranged in series along an inter-electrode current path between the first and second electrode.

摘要翻译： 这里描述了存储器件以及用于操作存储器件的方法。 如本文所述的存储单元包括第一电极和第二电极。 存储单元还包括具有沿第一和第二电极之间的电极间电流路径串联布置的第一和第二有源区的相变材料。

公开(公告)号：US07514367B2

公开(公告)日：2009-04-07

申请号：US11382739

申请日：2006-05-11

申请人： Hsiang Lan Lung ,  Chiahua Ho ,  Shih Hung Chen ,  Chieh Fang Chen

发明人： Hsiang Lan Lung ,  Chiahua Ho ,  Shih Hung Chen ,  Chieh Fang Chen

IPC分类号： H01L21/302

CPC分类号： H01L45/1226 ,  G11C13/0004 ,  H01L45/04 ,  H01L45/06 ,  H01L45/14 ,  H01L45/144 ,  H01L45/146 ,  H01L45/147 ,  H01L45/148 ,  H01L45/1625 ,  H01L45/1641 ,  H01L45/1675 ,  H01L45/1691 ,  Y10S438/947

摘要： A method of manufacturing for providing a narrow line, such as a phase change bridge, on a substrate having a top surface, includes first forming a layer of first material on the substrate. Then, a layer of a pattern material is applied on the layer of first material, and a pattern is defined. The pattern includes a ledge having a sidewall extending substantially to the layer of first material. A sidewall etch mask is formed on the ledge, and used to define a line of the first material on the substrate having a width substantially determined by the width of the sidewall etch mask.

摘要翻译： 一种用于在具有顶表面的基底上提供诸如相变桥的窄线的制造方法包括首先在基底上形成第一材料层。 然后，将图案材料层施加在第一材料层上，并且限定图案。 该图案包括具有基本上延伸到第一材料层的侧壁的凸缘。 侧壁蚀刻掩模形成在凸缘上，并且用于限定基板上的第一材料的线，其宽度基本上由侧壁蚀刻掩模的宽度决定。

公开(公告)号：US20080191186A1

公开(公告)日：2008-08-14

申请号：US12016842

申请日：2008-01-18

申请人： HSIANG-LAN LUNG ,  Chieh Fang Chen

发明人： HSIANG-LAN LUNG ,  Chieh Fang Chen

IPC分类号： H01L45/00

CPC分类号： G11C11/5678 ,  G11C13/0004 ,  H01L27/2436 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/144 ,  H01L45/1625 ,  H01L45/1641 ,  H01L45/1691

摘要： Memory cells are described along with methods for manufacturing. A memory cell described herein includes a bottom electrode, a top electrode overlying the bottom electrode, a via having a sidewall extending from a bottom electrode to a top electrode, and a memory element electrically coupling the bottom electrode to the top electrode. The memory element has an outer surface contacting a dielectric sidewall spacer that is on the sidewall of the via, and comprises a stem portion on the bottom electrode and a cup portion on the stem portion. A fill material is within an interior defined by an inner surface of the cup portion of the memory element.

摘要翻译： 描述存储单元以及制造方法。 本文所述的存储单元包括底部电极，覆盖底部电极的顶部电极，具有从底部电极延伸到顶部电极的侧壁的通孔，以及将底部电极电连接到顶部电极的存储元件。 存储元件具有接触通孔侧壁上的电介质侧壁间隔件的外表面，并且包括底部电极上的杆部分和杆部分上的杯部分。 填充材料在由存储元件的杯部的内表面限定的内部内。

公开(公告)号：US20090279349A1

公开(公告)日：2009-11-12

申请号：US12117164

申请日：2008-05-08

申请人： Yen-Hao Shih ,  Chieh Fang Chen ,  Hsiang-Lan Lung

发明人： Yen-Hao Shih ,  Chieh Fang Chen ,  Hsiang-Lan Lung

IPC分类号： G11C11/00

CPC分类号： H01L45/126 ,  H01L27/2436 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/144

摘要： Memory devices are described herein along with method for operating the memory device. A memory cell as described herein includes a first electrode and a second electrode. The memory cell also comprises phase change material having first and second active regions arranged in series along an inter-electrode current path between the first and second electrode.

摘要翻译： 这里描述了存储器件以及用于操作存储器件的方法。 如本文所述的存储单元包括第一电极和第二电极。 存储单元还包括具有沿第一和第二电极之间的电极间电流路径串联布置的第一和第二有源区的相变材料。

公开(公告)号：US07510929B2

公开(公告)日：2009-03-31

申请号：US11550539

申请日：2006-10-18

申请人： Chieh Fang Chen

发明人： Chieh Fang Chen

IPC分类号： H01L21/8244

CPC分类号： H01L45/04 ,  H01L27/2463 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/14 ,  H01L45/144 ,  H01L45/146 ,  H01L45/147 ,  H01L45/1625 ,  H01L45/1683

摘要： A memory cell device, including a memory material element switchable between electrical property states by the application of energy, includes depositing an electrical conductor layer, depositing dielectric material layers and etching to create a first electrode and voids. A memory material is applied into a void to create a memory material element in contact with the first electrode. A second electrode is created to contact the memory material element.

摘要翻译： 包括通过施加能量而在电性能状态之间切换的存储材料元件的存储单元器件包括沉积电导体层，沉积介电材料层和蚀刻以产生第一电极和空隙。 将记忆材料施加到空隙中以产生与第一电极接触的记忆材料元件。 创建第二电极以接触记忆材料元件。