公开(公告)号：US20090026618A1

公开(公告)日：2009-01-29

申请号：US12220527

申请日：2008-07-25

申请人： Hyun-Su Kim ,  Daeyong Kim ,  Eun-Ok Lee ,  Byunghee Kim ,  Jang-Hee Lee ,  Eun-Ji Jung ,  Gilheyun Choi

发明人： Hyun-Su Kim ,  Daeyong Kim ,  Eun-Ok Lee ,  Byunghee Kim ,  Jang-Hee Lee ,  Eun-Ji Jung ,  Gilheyun Choi

IPC分类号： H01L21/768 ,  H01L23/48

CPC分类号： H01L21/76868 ,  H01L21/76843 ,  H01L21/76846 ,  H01L21/76871 ,  H01L23/485 ,  H01L27/105 ,  H01L27/10885 ,  H01L27/10888 ,  H01L27/11521 ,  H01L27/11526 ,  H01L27/24 ,  H01L2924/0002 ,  H01L2924/00

摘要： In a method of forming a semiconductor device, and a semiconductor device formed according to the method, an insulating layer is provided on an underlying contact region of the semiconductor device. An opening is formed in the insulating layer to expose the underlying contact region. A seed layer is provided on sidewalls and a bottom of the opening, the seed layer comprising cobalt. A barrier layer of conductive material is provided in a lower portion of the opening, the seed layer being exposed on sidewalls of an upper portion of the opening. A metal layer is provided on the barrier layer in the opening to form an interlayer contact, the metal layer contacting the seed layer at the sidewalls of the upper portion of the opening.

摘要翻译： 在形成半导体器件的方法和根据该方法形成的半导体器件中，在半导体器件的下部接触区域上设置绝缘层。 在绝缘层中形成开口以露出下面的接触区域。 种子层设置在开口的侧壁和底部上，籽晶层包含钴。 导电材料的阻挡层设置在开口的下部，籽晶层暴露在开口上部的侧壁上。 金属层设置在开口中的阻挡层上以形成层间接触，金属层在开口上部的侧壁处与种子层接触。

公开(公告)号：US20080124921A1

公开(公告)日：2008-05-29

申请号：US11772953

申请日：2007-07-03

申请人： Dae-Yong Kim ,  Jong-Ho Yun ,  Hyun-Su Kim ,  Eun-Ji Jung ,  Eun-Ok Lee

发明人： Dae-Yong Kim ,  Jong-Ho Yun ,  Hyun-Su Kim ,  Eun-Ji Jung ,  Eun-Ok Lee

IPC分类号： H01L21/768

CPC分类号： H01L21/28518 ,  H01L21/76843 ,  H01L21/76855

摘要： A method of forming an ohmic contact layer including forming an insulation layer pattern on a substrate, the insulation pattern layer having an opening selectively exposing a silicon bearing layer, forming a metal layer on the exposed silicon bearing layer using an electrode-less plating process, and forming a metal silicide layer from the silicon bearing layer and the metal layer using a silicidation process. Also, a method of forming metal wiring in a semiconductor device using the foregoing method of forming an ohmic contact layer.

摘要翻译： 一种形成欧姆接触层的方法，包括在基板上形成绝缘层图案，所述绝缘图案层具有选择性地暴露含硅层的开口，使用无电极电镀工艺在暴露的硅轴承层上形成金属层， 以及使用硅化法从所述硅轴承层和所述金属层形成金属硅化物层。 另外，使用上述形成欧姆接触层的方法在半导体器件中形成金属布线的方法。

公开(公告)号：US07867898B2

公开(公告)日：2011-01-11

申请号：US11772953

申请日：2007-07-03

申请人： Dae-Yong Kim ,  Jong-Ho Yun ,  Hyun-Su Kim ,  Eun-Ji Jung ,  Eun-Ok Lee

发明人： Dae-Yong Kim ,  Jong-Ho Yun ,  Hyun-Su Kim ,  Eun-Ji Jung ,  Eun-Ok Lee

IPC分类号： H01L21/44

CPC分类号： H01L21/28518 ,  H01L21/76843 ,  H01L21/76855

摘要： A method of forming an ohmic contact layer including forming an insulation layer pattern on a substrate, the insulation pattern layer having an opening selectively exposing a silicon bearing layer, forming a metal layer on the exposed silicon bearing layer using an electrode-less plating process, and forming a metal silicide layer from the silicon bearing layer and the metal layer using a silicidation process. Also, a method of forming metal wiring in a semiconductor device using the foregoing method of forming an ohmic contact layer.

摘要翻译： 一种形成欧姆接触层的方法，包括在基板上形成绝缘层图案，所述绝缘图案层具有选择性地暴露含硅层的开口，使用无电极电镀工艺在暴露的硅轴承层上形成金属层， 以及使用硅化法从所述硅轴承层和所述金属层形成金属硅化物层。 另外，使用上述形成欧姆接触层的方法在半导体器件中形成金属布线的方法。

公开(公告)号：US07846796B2

公开(公告)日：2010-12-07

申请号：US12791692

申请日：2010-06-01

申请人： Jong-Ho Yun ,  Byung-Hee Kim ,  Dae-Yong Kim ,  Hyun-Su Kim ,  Eun-Ji Jung ,  Eun-Ok Lee

发明人： Jong-Ho Yun ,  Byung-Hee Kim ,  Dae-Yong Kim ,  Hyun-Su Kim ,  Eun-Ji Jung ,  Eun-Ok Lee

IPC分类号： H01L21/336 ,  H01L21/425 ,  H01L21/44

CPC分类号： H01L27/10885 ,  H01L27/10876

摘要： A semiconductor device includes a plurality of channel structures on a semiconductor substrate. A bit line groove having opposing sidewalls is defined between sidewalls of adjacent ones of the plurality of channel structures. A plurality of bit lines are formed on corresponding ones of the opposing sidewalls, and the plurality of bit lines are electrically isolated from each other

摘要翻译： 半导体器件包括半导体衬底上的多个沟道结构。 具有相对侧壁的位线槽限定在多个通道结构中的相邻侧壁之间。 多个位线形成在对置的相对的侧壁的相应的一个上，多个位线彼此电隔离

公开(公告)号：US20100237423A1

公开(公告)日：2010-09-23

申请号：US12791692

申请日：2010-06-01

申请人： Jong-Ho Yun ,  Byung-Hee Kim ,  Dae-Yong Kim ,  Hyun-Su Kim ,  Eun-Ji Jung ,  Eun-Ok Lee

发明人： Jong-Ho Yun ,  Byung-Hee Kim ,  Dae-Yong Kim ,  Hyun-Su Kim ,  Eun-Ji Jung ,  Eun-Ok Lee

IPC分类号： H01L27/088

CPC分类号： H01L27/10885 ,  H01L27/10876

摘要： A semiconductor device includes a plurality of channel structures on a semiconductor substrate. A bit line groove having opposing sidewalls is defined between sidewalls of adjacent ones of the plurality of channel structures. A plurality of bit lines are formed on corresponding ones of the opposing sidewalls, and the plurality of bit lines are electrically isolated from each other

摘要翻译： 半导体器件包括半导体衬底上的多个沟道结构。 具有相对侧壁的位线槽限定在多个通道结构中的相邻侧壁之间。 多个位线形成在对置的相对的侧壁的相应的一个上，多个位线彼此电隔离

公开(公告)号：US20080020567A1

公开(公告)日：2008-01-24

申请号：US11777536

申请日：2007-07-13

申请人： Eun-Ji Jung ,  Jong-Ho Yun ,  Dae-Yong Kim ,  Hyun-Su Kim ,  Byung-Hee Kim ,  Eun-Ok Lee

发明人： Eun-Ji Jung ,  Jong-Ho Yun ,  Dae-Yong Kim ,  Hyun-Su Kim ,  Byung-Hee Kim ,  Eun-Ok Lee

IPC分类号： H01L21/441

CPC分类号： H01L21/28097 ,  H01L29/4975 ,  H01L29/66545

摘要： Provided are methods of manufacturing a semiconductor device. Some embodiments of such methods may include forming a preliminary gate pattern on a substrate. The preliminary gate pattern may include silicon. Methods may include forming an insulation layer pattern on the substrate after forming the preliminary gate pattern. The insulation layer pattern exposes an upper face of the preliminary gate pattern. Methods may include forming a metal layer on the upper face of the preliminary gate pattern via an electroless plating process. Methods may include forming a gate pattern including a metal silicide from a reaction between the preliminary gate pattern and the metal layer by performing a heat treatment process.

摘要翻译： 提供制造半导体器件的方法。 这种方法的一些实施例可以包括在衬底上形成初步栅极图案。 初步栅极图案可以包括硅。 方法可以包括在形成初步栅极图案之后在衬底上形成绝缘层图案。 绝缘层图案露出初步栅极图案的上表面。 方法可以包括通过化学镀处理在预选择栅极图案的上表面上形成金属层。 方法可以包括通过进行热处理工艺从预选栅极图案和金属层之间的反应形成包括金属硅化物的栅极图案。

公开(公告)号：US20070281424A1

公开(公告)日：2007-12-06

申请号：US11750699

申请日：2007-05-18

申请人： Hyun-Su Kim ,  Dae-Yong Kim ,  Eun-Ji Jung ,  Eun-Ok Lee ,  Byung-Hee Kim ,  Jong-Ho Yun

发明人： Hyun-Su Kim ,  Dae-Yong Kim ,  Eun-Ji Jung ,  Eun-Ok Lee ,  Byung-Hee Kim ,  Jong-Ho Yun

IPC分类号： H01L21/336

CPC分类号： H01L29/66545 ,  H01L21/28052 ,  H01L21/28097 ,  H01L21/823835 ,  H01L21/823842 ,  H01L29/517 ,  H01L29/6653 ,  H01L29/6659

摘要： In an embodiment a first silicon pattern and a second silicon pattern are formed on a substrate. The second silicon pattern has a lower top surface than the first silicon pattern. A first spacer covering a sidewall of the first silicon pattern is formed and a second spacer covering a sidewall of the second silicon pattern is formed. A silicide process is performed to silicidize the first silicon pattern and the second silicon pattern. Work functions of the first and second silicon patterns can be controlled and optimized by controlling the composition of the first and second silicon patterns.

摘要翻译： 在一个实施例中，在衬底上形成第一硅图案和第二硅图案。 第二硅图案具有比第一硅图案更低的顶表面。 形成覆盖第一硅图案的侧壁的第一间隔物，并且形成覆盖第二硅图案的侧壁的第二间隔物。 执行硅化处理以硅化第一硅图案和第二硅图案。 可以通过控制第一和第二硅图案的组成来控制和优化第一和第二硅图案的功能。

公开(公告)号：US07749840B2

公开(公告)日：2010-07-06

申请号：US11757906

申请日：2007-06-04

申请人： Jong-Ho Yun ,  Byung-Hee Kim ,  Dae-Yong Kim ,  Hyun-Su Kim ,  Eun-Ji Jung ,  Eun-Ok Lee

发明人： Jong-Ho Yun ,  Byung-Hee Kim ,  Dae-Yong Kim ,  Hyun-Su Kim ,  Eun-Ji Jung ,  Eun-Ok Lee

IPC分类号： H01L21/336 ,  H01L21/425 ,  H01L21/44

CPC分类号： H01L27/10885 ,  H01L27/10876

摘要： A method of forming a buried interconnection includes removing a semiconductor substrate to form a groove in the semiconductor substrate. A metal layer is formed on inner walls of the groove using an electroless deposition technique. A silicidation process is applied to the substrate having the metal layer, thereby forming a metal silicide layer on the inner walls of the groove.

摘要翻译： 形成掩埋布线的方法包括去除半导体衬底以在半导体衬底中形成凹槽。 使用无电沉积技术在凹槽的内壁上形成金属层。 对具有金属层的基板进行硅化处理，从而在槽的内壁上形成金属硅化物层。

公开(公告)号：US20070295995A1

公开(公告)日：2007-12-27

申请号：US11757906

申请日：2007-06-04

申请人： Jong-Ho Yun ,  Byung-Hee Kim ,  Dae-Yong Kim ,  Hyun-Su Kim ,  Eun-Ji Jung ,  Eun-Ok Lee

发明人： Jong-Ho Yun ,  Byung-Hee Kim ,  Dae-Yong Kim ,  Hyun-Su Kim ,  Eun-Ji Jung ,  Eun-Ok Lee

IPC分类号： H01L27/10 ,  H01L21/44

CPC分类号： H01L27/10885 ,  H01L27/10876

摘要： A method of forming a buried interconnection includes removing a semiconductor substrate to form a groove in the semiconductor substrate. A metal layer is formed on inner walls of the groove using an electroless deposition technique. A silicidation process is applied to the substrate having the metal layer, thereby forming a metal silicide layer on the inner walls of the groove.

摘要翻译： 形成掩埋布线的方法包括去除半导体衬底以在半导体衬底中形成凹槽。 使用无电沉积技术在凹槽的内壁上形成金属层。 对具有金属层的基板进行硅化处理，从而在槽的内壁上形成金属硅化物层。

公开(公告)号：US20080211038A1

公开(公告)日：2008-09-04

申请号：US11965420

申请日：2007-12-27

申请人： Jong-Ho Yun ,  Gil-Heyun Choi ,  Byung-Hee Kim ,  Hyun-Su Kim ,  Eun-Ok Lee

发明人： Jong-Ho Yun ,  Gil-Heyun Choi ,  Byung-Hee Kim ,  Hyun-Su Kim ,  Eun-Ok Lee

IPC分类号： H01L29/78 ,  H01L21/3205

CPC分类号： H01L21/28097 ,  H01L29/4975 ,  H01L29/66545

摘要： A method of fabricating a semiconductor device includes forming a preliminary gate pattern on a semiconductor substrate. The preliminary gate pattern includes a gate oxide pattern, a conductive pattern, and a sacrificial insulating pattern. The method further includes forming spacers on opposite sidewalls of the preliminary gate pattern, forming an interlayer dielectric pattern to expose the sacrificial insulating pattern, removing the sacrificial insulating pattern to form an opening to expose the conductive pattern, transforming the conductive pattern into a metal silicide layer and forming a metal barrier pattern along an inner profile of the opening and a metal conductive pattern to fill the opening including the metal barrier pattern. The metal silicide layer and the metal conductive pattern constitute a gate electrode.

摘要翻译： 制造半导体器件的方法包括在半导体衬底上形成初步栅极图案。 初步栅极图案包括栅极氧化物图案，导电图案和牺牲绝缘图案。 该方法还包括在初步栅极图案的相对侧壁上形成间隔物，形成层间电介质图案以暴露牺牲绝缘图案，去除牺牲绝缘图案以形成露出导电图案的开口，将导电图案转变为金属硅化物 并且沿着开口的内部轮廓形成金属阻挡图案和金属导电图案以填充包括金属阻挡图案的开口。 金属硅化物层和金属导电图案构成栅电极。