公开(公告)号：US5968112A

公开(公告)日：1999-10-19

申请号：US923845

申请日：1997-09-04

申请人： Jacob Kirschenbaum ,  Itzhak Barak ,  Yaron Ben-Arie ,  Yacov Efrat ,  Effi Orian ,  Shao Wei Pan ,  Shay Ping Wang

发明人： Jacob Kirschenbaum ,  Itzhak Barak ,  Yaron Ben-Arie ,  Yacov Efrat ,  Effi Orian ,  Shao Wei Pan ,  Shay Ping Wang

IPC分类号： G06F17/14

CPC分类号： G06F17/142

摘要： Parallel signal processor (10) (FIG. 2) performs a Fourier Transformation of an input signal; The transformation coefficients are converted once to logarithmic form and stored in a cache memory. The input data is converted serially to logarithmic form, and fed to all processing units in parallel. The processing units compute their respective products as additions in the logarithmic domain. Then, the products are converted back to the normal domain. The products with the correct sign are summed by an accumulator of the respective processing element. After the last signal data point has run through the processing elements and the last products are added to their respective sums, all complex output signal data points are complete simultaneously.

摘要翻译： 并行信号处理器（10）（图2）执行输入信号的傅里叶变换; 变换系数一次转换为对数形式并存储在高速缓冲存储器中。 输入数据被串行转换成对数形式，并且并行地馈送到所有处理单元。 处理单元计算它们各自的产物作为对数域中的添加。 然后，产品转换回正常域。 具有正确符号的产品由相应处理元件的累加器相加。 在最后一个信号数据点已经通过处理元件并且最后的产品被添加到它们各自的和之后，所有复杂的输出信号数据点都是同时完成的。

公开(公告)号：US6023719A

公开(公告)日：2000-02-08

申请号：US923687

申请日：1997-09-04

申请人： Itzhak Barak ,  Yaron Ben-Arie ,  Effi Orian ,  Shao Wei Pan ,  Shay Ping Wang

发明人： Itzhak Barak ,  Yaron Ben-Arie ,  Effi Orian ,  Shao Wei Pan ,  Shay Ping Wang

IPC分类号： G06F17/14

CPC分类号： G06F17/142

摘要： With reference to FIG. 1 signal processor (10) for performing transformations of sets of input data points comprises a memory for storing a first half input data points and a second half input data points, an adder unit for pairwise adding one real part of each one first half input data point and a second half input data point and providing adder output data, and a computing unit for performing transformations upon the adder output data. Addition for data reduction and data transformation are carried out simultaneously by different units.

摘要翻译： 参考图1。 1信号处理器（10）用于执行输入数据点集合的变换，包括用于存储前半个输入数据点和第二半输入数据点的存储器，用于将每个前半个输入数据的一个实部成对加法的加法器单元 点和第二半输入数据点，并提供加法器输出数据;以及计算单元，用于根据加法器输出数据进行变换。 用于数据缩减和数据转换的增加由不同的单元同时进行。

公开(公告)号：US5923575A

公开(公告)日：1999-07-13

申请号：US912257

申请日：1997-08-15

申请人： Yacov Efrat ,  Itzhak Barak ,  Yaron Ben-Arie ,  Shao Wei Pan

发明人： Yacov Efrat ,  Itzhak Barak ,  Yaron Ben-Arie ,  Shao Wei Pan

IPC分类号： G06F7/38 ,  G06F7/485 ,  G06F7/50

CPC分类号： G06F7/485 ,  G06F7/38

摘要： The invention relates to a method for electronically representing a number V in a binary data word. Both the exponent and the mantissa are represented as 2' complement. The mantissa is normalized to 0.1.F if the number V is positive where F is the fraction of the mantissa. In case that the number V is negative the fraction F is normalized to 10.F. Usage of this format allows to design an improved adder which requires less hardware.

摘要翻译： 本发明涉及一种用于电子地表示二进制数据字中的数字V的方法。 指数和尾数均表示为2'补码。 如果数字V为正，则尾数归一化为0.1.F，其中F是尾数的分数。 在数字V为负的情况下，分数F归一化为10.F。 这种格式的使用允许设计一种需要较少硬件的改进加法器。

公开(公告)号：US6003058A

公开(公告)日：1999-12-14

申请号：US924288

申请日：1997-09-05

申请人： Jacob A. Kirschenbaum ,  Itzhak Barak ,  Yacov Efrat ,  Shao Wei Pan

发明人： Jacob A. Kirschenbaum ,  Itzhak Barak ,  Yacov Efrat ,  Shao Wei Pan

IPC分类号： G06F17/16

CPC分类号： G06F17/16

摘要： A multiply-multiply-accumulate (MMA) system (10) efficiently evaluates matrix products X=F*C. Matrix C is dissected into submatrices A and B taking advantage of symmetry in C. LOG unit (14) converts B, A, and F to LOG values B', A' and F'. These are summed in K parallel calculating units CU's (18) and converted back to Normal domain as P=F*B*A in ALOG units (22) and sent to accumulators ACU's (24). The ACU's (24) accumulate the results. An output buffer (26) combines the results. The B', A' values (32,34) are held in a cache memory (20) and the LOG sums are performed in two steps with intermediate storage.

摘要翻译： 乘法 - 累积（MMA）系统（10）有效地评估矩阵乘积X = F * C。 利用C中的对称性将矩阵C解剖为子矩阵A和B. LOG单元（14）将B，A和F转换为LOG值B'，A'和F'。 这些以K并行计算单元CU（18）相加，并在ALOG单元（22）中被转换回正常域为P = F * B * A并发送到累加器ACU（24）。 ACU（24）积累了结果。 输出缓冲器（26）组合结果。 B'，A'值（32,34）被保存在高速缓冲存储器（20）中，并且LOG和数以两个步骤执行中间存储。

公开(公告)号：US06748231B2

公开(公告)日：2004-06-08

申请号：US09944468

申请日：2001-08-31

申请人： Shao Wei Pan ,  Frank Zhou ,  Hechun Cai

发明人： Shao Wei Pan ,  Frank Zhou ,  Hechun Cai

IPC分类号： H04B100

CPC分类号： H04W52/288 ,  H04W4/10 ,  H04W52/322 ,  H04W52/34 ,  H04W52/50 ,  H04W76/45

摘要： Preferred embodiments of a method and an apparatus for controlling power during a dispatch group call in a wireless communication system are described. A base station (142) monitors for a transmission from a plurality of mobile stations (270) via a first communication resource during a time period. The base station (142) adjusts transmission power associated with a second communication resource based on the transmission from the plurality of mobile stations (270) via the first communication resource. Further, the base station (142) determines whether the transmission power associated with the second communication resource is above a transmission power threshold. In response to a failure to receive the transmission from the plurality of mobile stations (270) via the first communication resource during the time period and a failure to detect the transmission power associated with the second communication resource being above the power threshold, the base station (142) terminates transmissions to the plurality of mobile stations (270) via the second communication resource.

摘要翻译： 描述了在无线通信系统中的调度组呼叫期间控制电力的方法和装置的优选实施例。 基站（142）在一段时间内经由第一通信资源来监视来自多个移动站（270）的传输。 基站（142）基于来自多个移动站（270）的经由第一通信资源的传输来调整与第二通信资源相关联的发送功率。 此外，基站（142）确定与第二通信资源相关联的发送功率是否高于发送功率阈值。 响应于在该时间段期间不经由第一通信资源从多个移动站（270）接收传输，并且检测到与第二通信资源相关联的发送功率高于功率阈值的故障，基站 （142）经由第二通信资源终止对多个移动站（270）的传输。

公开(公告)号：US5831872A

公开(公告)日：1998-11-03

申请号：US496122

申请日：1995-06-27

申请人： Shao Wei Pan ,  Shay-Ping T. Wang

发明人： Shao Wei Pan ,  Shay-Ping T. Wang

IPC分类号： H04N7/26 ,  H04N7/30 ,  H04N7/46 ,  H04N11/04 ,  G06F5/00 ,  G06F7/00

CPC分类号： H04N19/59 ,  H04N19/132 ,  H04N19/17 ,  H04N19/527 ,  H04N19/587 ,  H04N19/86 ,  H04N11/044

摘要： A video signal is converted into a coefficient signal for each frame in a video image. Each coefficient signal comprises block coefficient signals which represent the pixels in a pixel map block (420) in a pixel map (410) with the coefficients in a hybrid polynomial. The coefficient signal for only selected frames is transmitted to a receiving computer (130). The coefficient signals are selected based on a number of coefficients in the coefficient signal for a current frame that vary from corresponding coefficients in the coefficient signal for a sequentially previous frame.

摘要翻译： 视频信号被转换为视频图像中的每个帧的系数信号。 每个系数信号包括块系数信号，其表示像素图（410）中的像素映射块（420）中具有混合多项式中的系数的像素。 只有选择的帧的系数信号被发送到接收计算机（130）。 系数信号是根据当前帧的系数信号中的一系列系数来选择的，该系数信号随着前一帧的系数信号中的相应系数而变化。

公开(公告)号：US5771391A

公开(公告)日：1998-06-23

申请号：US520666

申请日：1995-08-28

申请人： Scott Edward Lloyd ,  Shao Wei Pan ,  Shay-Ping Thomas Wang

发明人： Scott Edward Lloyd ,  Shao Wei Pan ,  Shay-Ping Thomas Wang

IPC分类号： G06F1/03 ,  G06F7/48 ,  G06F7/52 ,  G06F7/523 ,  G06F17/10 ,  G06F7/556

CPC分类号： G06F7/4833 ,  G06F17/10 ,  G06F1/0307 ,  G06F2207/3884 ,  G06F7/5235

摘要： A computer processor that performs operations in a logarithmic number system (LNS) domain includes a log converter (20) which generates log signals, a data pipeline (22), a plurality of processing elements (231a-f) coupled to respective stages (24a-d) of the data pipeline, an inverse-log converter (28), and a programmable accumulator (232) that performs various summing operations to produce an output signal. An instruction, selected from a set of instructions, is decoded by a control unit (234) to configure the computer processor to perform operations on one or more data streams. Mathematical operations that can be performed by the processor include matrix multiplication, matrix-inversion, fast Fourier transforms (FFT), auto-correlation, cross-correlation, discrete cosine transforms (DCT), polynomial equations, and difference equations in general, such as those used to approximate infinite impulse response (IIR) and finite impulse response (FIR) filters. The computer processor can be used as a co-processor (340) in a general purpose computer system.

摘要翻译： 在对数数字系统（LNS）域中执行操作的计算机处理器包括生成日志信号的对数转换器（20），数据流水线（22），耦合到各个级（24a）的多个处理元件（231a-f） -d），反向对数转换器（28）和可编程累加器（232），其执行各种求和操作以产生输出信号。 从一组指令中选择的指令由控制单元（234）解码，以配置计算机处理器对一个或多个数据流执行操作。 可以由处理器执行的数学运算包括矩阵乘法，矩阵反转，快速傅里叶变换（FFT），自相关，互相关，离散余弦变换（DCT），多项式方程和一般的差分方程，如 用于近似无限脉冲响应（IIR）和有限脉冲响应（FIR）滤波器的那些。 计算机处理器可以用作通用计算机系统中的协处理器（340）。

公开(公告)号：US5936871A

公开(公告)日：1999-08-10

申请号：US519890

申请日：1995-08-28

申请人： Shao Wei Pan ,  Shay-Ping T. Wang

发明人： Shao Wei Pan ,  Shay-Ping T. Wang

IPC分类号： G06F17/10 ,  G06F7/00

CPC分类号： G06F17/10

摘要： A method and system for an L.sub.2 norm operation are provided. A sequence of input signals is converted to a sequence of log signals. The sequence of log signals is distributed through a data pipeline to a plurality of processing elements which effectively multiply each log signal by a factor of two to produce a plurality of term signals. The term signals are then converted to inverse-log signals which are summed to produce a feedback signal. The square-root of the feedback signal is computed to generate an output signal. The log/inverse-log conversions of signals are based on estimating a log/inverse-log function using a second-order polynomial. The L.sub.2 norm operation can be performed using the distance between two vectors.

摘要翻译： 提供了L2范围运算的方法和系统。 一系列输入信号被转换成一系列的对数信号。 对数信号序列通过数据流水线分配到多个处理元件，这些处理元件有效地将每个对数信号乘以因子2以产生多个项信号。 术语信号然后转换成反相信号，它们相加以产生反馈信号。 计算反馈信号的平方根以产生输出信号。 信号的对数/反向对数转换基于使用二阶多项式估计日志/反向对数函数。 可以使用两个向量之间的距离来执行L2范数操作。

公开(公告)号：US5793892A

公开(公告)日：1998-08-11

申请号：US495123

申请日：1995-06-27

申请人： Shao Wei Pan ,  Shay-Ping T. Wang

发明人： Shao Wei Pan ,  Shay-Ping T. Wang

IPC分类号： G06T9/00 ,  H04N7/26 ,  H04N7/30 ,  H04N7/36 ,  G06K9/00 ,  G06K9/36 ,  H04N7/12

CPC分类号： H04N19/126 ,  H04N19/503 ,  H04N19/124 ,  H04N19/60

摘要： A pixel map signal is converted into a coefficient signal of block coefficient signals, each representing the pixels in a pixel map block (420) in a pixel map (410) with the coefficients in a hybrid polynomial. The coefficient signal is quantized by dividing each of the coefficient values in each of the block coefficient signals by quantization factors to produce quantized coefficient values which replace the coefficient values. Block coefficient signals which represent an edge block (424) in the pixel map (410) are divided by larger quantization factors than block coefficient signals which represent a center block (422) in the pixel map (410). As a result, smaller quantized coefficient values are obtained so that block coefficient signals which represent an edge block (424) are compressed to a greater extent than block coefficient signals that represent a center block (422) in the pixel map (410).

摘要翻译： 像素映射信号被转换为块系数信号的系数信号，每个块系数信号表示具有混合多项式中的系数的像素映射（410）中的像素映射块（420）中的像素。 通过将每个块系数信号中的每个系数值除以量化因子来量化系数信号，以产生代替系数值的量化系数值。 表示像素图（410）中的边缘块（424）的块系数信号被除以比像素图（410）中的中心块（422）的块系数信号更大的量化因子。 结果，获得更小的量化系数值，使得表示边缘块（424）的块系数信号被压缩到比表示像素图（410）中的中心块（422）的块系数信号更大的程度。

公开(公告)号：US5721696A

公开(公告)日：1998-02-24

申请号：US520325

申请日：1995-08-28

申请人： Shao Wei Pan ,  Shay-Ping T. Wang

发明人： Shao Wei Pan ,  Shay-Ping T. Wang

IPC分类号： H03H17/06 ,  G06F7/00 ,  G06F15/00 ,  G06F17/10

CPC分类号： H03H17/06

摘要： A method and system for an FIR filter are provided. A sequence of input signal is converted to a corresponding sequence of log signals. FIR filtering coefficients are then added to each log signal to generate a plurality of term signals. The term signals are then converted to inverse-log signals, and the inverse-log signals are summed to produce an output signal. Log/inverse-log conversions of signals are based on estimating a log/inverse-log function using a second-order polynomial.

摘要翻译： 提供了FIR滤波器的方法和系统。 输入信号的序列被转换成对应的对数序列信号。 然后将FIR滤波系数加到每个对数信号中以产生多个项信号。 术语信号然后被转换成反对数信号，并将反对数信号相加以产生输出信号。 信号的日志/反向对数转换基于使用二阶多项式估计日志/反向对数函数。