公开(公告)号：US20060223252A1

公开(公告)日：2006-10-05

申请号：US11379350

申请日：2006-04-19

申请人： Jae-Hwa PARK ,  Jang-Hee LEE ,  Dae-Yong KIM ,  Hee-Sook PARK

发明人： Jae-Hwa PARK ,  Jang-Hee LEE ,  Dae-Yong KIM ,  Hee-Sook PARK

IPC分类号： H01L21/8234

CPC分类号： H01L21/823842 ,  H01L21/823828 ,  H01L21/823835

摘要： In one embodiment, a semiconductor device comprises a semiconductor substrate and a doped conductive layer formed over the semiconductor substrate. A diffusion barrier layer is formed over the doped conductive layer. The diffusion barrier layer comprises an amorphous semiconductor material. After forming the diffusion barrier layer, a heat treatment process may be additionally performed thereon. An ohmic contact layer is formed over the diffusion barrier layer. A metal barrier layer is formed over the ohmic contact layer. A metal layer is formed over the metal barrier layer.

摘要翻译： 在一个实施例中，半导体器件包括形成在半导体衬底上的半导体衬底和掺杂导电层。 在掺杂导电层上方形成扩散阻挡层。 扩散阻挡层包括非晶半导体材料。 在形成扩散阻挡层之后，还可以在其上进行热处理工艺。 在扩散阻挡层上形成欧姆接触层。 金属阻挡层形成在欧姆接触层上。 在金属阻挡层上形成金属层。

公开(公告)号：US20090256177A1

公开(公告)日：2009-10-15

申请号：US12453198

申请日：2009-05-01

申请人： Hee-Sook PARK ,  Gil-Heyun CHOI ,  Chang-Won LEE ,  Byung-Hak LEE ,  Sun-Pil YOUN ,  Dong-Chan LIM ,  Jae-Hwa PARK ,  Jang-Hee LEE ,  Woong-Hee SOHN

发明人： Hee-Sook PARK ,  Gil-Heyun CHOI ,  Chang-Won LEE ,  Byung-Hak LEE ,  Sun-Pil YOUN ,  Dong-Chan LIM ,  Jae-Hwa PARK ,  Jang-Hee LEE ,  Woong-Hee SOHN

IPC分类号： H01L29/80 ,  H01L23/498 ,  H01L23/52

CPC分类号： H01L29/4933 ,  C23C16/42 ,  H01L21/28061 ,  H01L21/28194 ,  H01L21/28556 ,  H01L21/76846 ,  H01L29/517

摘要： In an ohmic layer and methods of forming the ohmic layer, a gate structure including the ohmic layer and a metal wiring having the ohmic layer, the ohmic layer is formed using tungsten silicide that includes tungsten and silicon with an atomic ratio within a range of about 1:5 to about 1:15. The tungsten silicide may be obtained in a chamber using a reaction gas including a tungsten source gas and a silicon source gas by a partial pressure ratio within a range of about 1.0:25.0 to about 1.0:160.0. The reaction gas may have a partial pressure within a range of about 2.05 percent to about 30.0 percent of a total internal pressure of the chamber. When the ohmic layer is employed for a conductive structure, such as a gate structure or a metal wiring, the conductive structure may have a reduced resistance.

摘要翻译： 在欧姆层和形成欧姆层的方法中，包括欧姆层的栅极结构和具有欧姆层的金属布线，欧姆层使用包含钨和硅的钨硅化物形成，原子比在约 1:5至约1:15。 可以在室内使用包含钨源气体和硅源气体的反应气体，在约1.0:25.0至约1.0:16.0.0的范围内的分压比获得硅化钨。 反应气体可以具有在室的总内部压力的约2.05％至约30.0％的范围内的分压。 当欧姆层用于诸如栅极结构或金属布线的导电结构时，导电结构可以具有降低的电阻。

公开(公告)号：US20110003455A1

公开(公告)日：2011-01-06

申请号：US12801115

申请日：2010-05-24

申请人： Woong-Hee SOHN ,  Gil-Heyun CHOI ,  Byung-Hee KIM ,  Byung-Hak LEE ,  Tae-Ho CHA ,  Hee-Sook PARK ,  Jae-Hwa PARK ,  Geum-Jung SEONG

发明人： Woong-Hee SOHN ,  Gil-Heyun CHOI ,  Byung-Hee KIM ,  Byung-Hak LEE ,  Tae-Ho CHA ,  Hee-Sook PARK ,  Jae-Hwa PARK ,  Geum-Jung SEONG

IPC分类号： H01L21/336 ,  H01L21/76

CPC分类号： H01L21/823481 ,  H01L21/28202 ,  H01L21/28211 ,  H01L21/2822 ,  H01L29/518 ,  H01L29/66545 ,  H01L29/78 ,  Y10S438/981

摘要： Disclosed are a variety of methods for increasing the relative thickness in the peripheral or edge regions of gate dielectric patterns to suppress leakage through these regions. The methods provide alternatives to conventional GPDX processes and provide the improved leakage resistance without incurring the degree of increased gate electrode resistance associated with GPDX processes. Each of the methods includes forming a first opening to expose an active area region, forming an oxidation control region on the exposed portion and then forming a second opening whereby a peripheral region free of the oxidation control region is exposed for formation of a gate dielectric layer. The resulting gate dielectric layers are characterized by a thinner central region surrounded or bounded by a thicker peripheral region.

摘要翻译： 公开了用于增加栅极电介质图案的外围或边缘区域中的相对厚度以抑制这些区域的泄漏的各种方法。 这些方法提供了常规GPDX工艺的替代方案，并提供改进的耐漏电性，而不会导致与GPDX工艺相关的增加的栅电极电阻的程度。 每种方法包括形成第一开口以暴露有源区域区域，在暴露部分上形成氧化控制区域，然后形成第二开口，由此暴露氧化控制区域的外围区域以形成栅极介电层 。 得到的栅极介电层的特征在于由较厚的外围区域包围或界定的较薄的中心区域。

公开(公告)号：US20080102615A1

公开(公告)日：2008-05-01

申请号：US11685644

申请日：2007-03-13

申请人： Byung-Hak LEE ,  Woong-Hee SOHN ,  Jae-Hwa PARK ,  Gil-Heyun CHOI ,  Byung-Hee KIM ,  Hee-Sook PARK

发明人： Byung-Hak LEE ,  Woong-Hee SOHN ,  Jae-Hwa PARK ,  Gil-Heyun CHOI ,  Byung-Hee KIM ,  Hee-Sook PARK

IPC分类号： H01L21/4763

CPC分类号： H01L21/28282 ,  H01L27/105 ,  H01L27/11526 ,  H01L27/11529 ,  H01L27/11568

摘要： One embodiment of a method for forming a semiconductor device can include forming a gate pattern on a semiconductor substrate and performing a selective re-oxidation process on the gate pattern in gas ambient including hydrogen, oxygen, and nitrogen. When the gate pattern includes a tunnel insulation layer, a metal nitride layer and a metal layer, the selective re-oxidation process heals the etching damage of a gate pattern and simultaneously prevents oxidation of the metal nitride layer and a tungsten electrode.

摘要翻译： 用于形成半导体器件的方法的一个实施例可以包括在半导体衬底上形成栅极图案，并且在包括氢，氧和氮在内的气体环境中对栅极图案进行选择性再氧化处理。 当栅极图案包括隧道绝缘层，金属氮化物层和金属层时，选择性再氧化工艺会修复栅极图案的蚀刻损伤，同时防止金属氮化物层和钨电极的氧化。

公开(公告)号：US20080073692A1

公开(公告)日：2008-03-27

申请号：US11773362

申请日：2007-07-03

申请人： Jang-Hee LEE ,  Geum-Jung SEONG ,  Byung-Hee KIM ,  Tae-Ho CHA ,  Hee-Sook PARK

发明人： Jang-Hee LEE ,  Geum-Jung SEONG ,  Byung-Hee KIM ,  Tae-Ho CHA ,  Hee-Sook PARK

IPC分类号： H01L29/788 ,  H01L21/336

CPC分类号： H01L29/7881 ,  H01L21/28061 ,  H01L29/66825

摘要： A method of forming a semiconductor device includes sequentially first and second tungsten silicide layers on a silicon layer. The first tungsten silicide layer is in a substantially amorphous state and a ratio of tungsten to silicon in the first tungsten silicide layer is about 1:4.5˜about 1:9.

摘要翻译： 形成半导体器件的方法在硅层上依次包括第一和第二硅化钨层。 第一硅化钨层处于基本非晶态，并且第一硅化钨层中钨与硅的比例为约1:4.5〜约1:9。