公开(公告)号：US20130075909A1

公开(公告)日：2013-03-28

申请号：US13617323

申请日：2012-09-14

申请人： Jae-hwa PARK ,  Man-sug KANG ,  Hee-sook PARK ,  Woong-hee SOHN

发明人： Jae-hwa PARK ,  Man-sug KANG ,  Hee-sook PARK ,  Woong-hee SOHN

IPC分类号： H01L23/482 ,  H01L21/768

CPC分类号： H01L21/76877 ,  H01L21/28562 ,  H01L21/743 ,  H01L21/76802 ,  H01L21/76846 ,  H01L21/76864 ,  H01L21/76876 ,  H01L21/76883 ,  H01L27/10891

摘要： A semiconductor device includes: a semiconductor substrate having a trench therein, a metal-containing barrier layer extending along an inner wall of the trench and defining a wiring space in the trench, the wiring space having a first width along a first direction, and a metal-containing conductive line on the metal-containing barrier layer in the wiring space, and including at least one metal grain having a particle diameter of about the first width along the first direction.

摘要翻译： 半导体器件包括：其中具有沟槽的半导体衬底，含有金属的阻挡层，沿着沟槽的内壁延伸并限定沟槽中的布线空间，布线空间沿第一方向具有第一宽度， 在配线空间中的含金属阻挡层上的含有金属的导电线，沿着第一方向包含至少一个具有大致第一宽度的粒径的金属粒子。

公开(公告)号：US07666786B2

公开(公告)日：2010-02-23

申请号：US11756903

申请日：2007-06-01

申请人： Jong-ho Yun ,  Gil-heyun Choi ,  Seong-hwee Cheong ,  Sug-woo Jung ,  Hyun-su Kim ,  Woong-hee Sohn

发明人： Jong-ho Yun ,  Gil-heyun Choi ,  Seong-hwee Cheong ,  Sug-woo Jung ,  Hyun-su Kim ,  Woong-hee Sohn

IPC分类号： H01L21/44

CPC分类号： H01L21/28518 ,  H01L21/28052 ,  H01L29/665

摘要： A semiconductor device is fabricated by forming a gate electrode structure, comprising a gate oxide layer pattern, a polysilicon layer pattern, and sidewall spacers on a silicon substrate, forming source/drain regions on both sides of the gate electrode structure in the silicon substrate, depositing a physical vapor deposition (PVD) cobalt layer on the gate electrode structure using PVD, depositing a chemical vapor deposition (CVD) cobalt layer on the PVD cobalt layer using CVD, annealing the silicon substrate to react the PVD and CVD cobalt layers with polysilicon on an upper surface of the gate electrode structure, stripping at least a portion of the PVD cobalt layer and the CVD cobalt layer that has not reacted, and annealing the silicon substrate after stripping the at least the portion of the PVD cobalt layer and the CVD cobalt layer.

摘要翻译： 通过在硅衬底上形成栅极电极结构，形成栅极氧化层图案，多晶硅层图案和侧壁间隔物来制造半导体器件，在硅衬底中的栅电极结构的两侧形成源极/漏极区域， 使用PVD在栅电极结构上沉积物理气相沉积（PVD）钴层，使用CVD在PVD钴层上沉积化学气相沉积（CVD）钴层，退火硅衬底以使PVD和CVD钴层与多晶硅反应 在栅电极结构的上表面上，剥离至少一部分PVD钴层和未反应的CVD钴层，以及在剥离至少一部分PVD钴层和CVD之后退火硅衬底 钴层。

公开(公告)号：US07550353B2

公开(公告)日：2009-06-23

申请号：US11685644

申请日：2007-03-13

申请人： Byung-Hak Lee ,  Woong-Hee Sohn ,  Jae-Hwa Park ,  Gil-Heyun Choi ,  Byung-Hee Kim ,  Hee-Sook Park

发明人： Byung-Hak Lee ,  Woong-Hee Sohn ,  Jae-Hwa Park ,  Gil-Heyun Choi ,  Byung-Hee Kim ,  Hee-Sook Park

IPC分类号： H01L21/8236

CPC分类号： H01L21/28282 ,  H01L27/105 ,  H01L27/11526 ,  H01L27/11529 ,  H01L27/11568

摘要： One embodiment of a method for forming a semiconductor device can include forming a gate pattern on a semiconductor substrate and performing a selective re-oxidation process on the gate pattern in gas ambient including hydrogen, oxygen, and nitrogen. When the gate pattern includes a tunnel insulation layer, a metal nitride layer and a metal layer, the selective re-oxidation process heals the etching damage of a gate pattern and simultaneously prevents oxidation of the metal nitride layer and a tungsten electrode.

摘要翻译： 用于形成半导体器件的方法的一个实施例可以包括在半导体衬底上形成栅极图案，并且在包括氢，氧和氮在内的气体环境中对栅极图案进行选择性再氧化处理。 当栅极图案包括隧道绝缘层，金属氮化物层和金属层时，选择性再氧化工艺会修复栅极图案的蚀刻损伤，同时防止金属氮化物层和钨电极的氧化。

公开(公告)号：US07547942B2

公开(公告)日：2009-06-16

申请号：US11709816

申请日：2007-02-23

申请人： Sang-Hun Jeon ,  Chang-Seok Kang ,  Jung-Dal Choi ,  Jin-Taek Park ,  Woong-Hee Sohn ,  Won-Seok Jung

发明人： Sang-Hun Jeon ,  Chang-Seok Kang ,  Jung-Dal Choi ,  Jin-Taek Park ,  Woong-Hee Sohn ,  Won-Seok Jung

IPC分类号： H01L21/00

CPC分类号： H01L27/11546 ,  H01L27/105 ,  H01L27/11526 ,  H01L27/11568 ,  H01L29/518 ,  H01L29/78

摘要： A nonvolatile memory device includes a semiconductor substrate including a cell region and a peripheral circuit region, a cell gate on the cell region, and a peripheral circuit gate on the peripheral circuit region, wherein the cell gate includes a charge storage insulating layer on the semiconductor substrate, a gate electrode on the charge storage insulating layer, and a conductive layer on the gate electrode, and the peripheral circuit gate includes a gate insulating layer on the semiconductor substrate, a semiconductor layer on the gate insulating layer, an ohmic layer on the semiconductor layer, and the conductive layer on the ohmic layer.

摘要翻译： 非易失性存储器件包括：包括单元区域和外围电路区域的半导体衬底，单元区域上的单元栅极和外围电路区域上的外围电路栅极，其中，所述单元栅极包括半导体上的电荷存储绝缘层 基板，电荷存储绝缘层上的栅极电极和栅电极上的导电层，外围电路栅极包括在半导体基板上的栅极绝缘层，栅极绝缘层上的半导体层， 半导体层和欧姆层上的导电层。

公开(公告)号：US20070224765A1

公开(公告)日：2007-09-27

申请号：US11756903

申请日：2007-06-01

申请人： Jong-ho Yun ,  Gil-heyun Choi ,  Seong-hwee Cheong ,  Sug-woo Jung ,  Hyun-su Kim ,  Woong-hee Sohn

发明人： Jong-ho Yun ,  Gil-heyun Choi ,  Seong-hwee Cheong ,  Sug-woo Jung ,  Hyun-su Kim ,  Woong-hee Sohn

IPC分类号： H01L21/336

CPC分类号： H01L21/28518 ,  H01L21/28052 ,  H01L29/665

摘要： A semiconductor device is fabricated by forming a gate electrode structure, comprising a gate oxide layer pattern, a polysilicon layer pattern, and sidewall spacers on a silicon substrate, forming source/drain regions on both sides of the gate electrode structure in the silicon substrate, depositing a physical vapor deposition (PVD) cobalt layer on the gate electrode structure using PVD, depositing a chemical vapor deposition (CVD) cobalt layer on the PVD cobalt layer using CVD, annealing the silicon substrate to react the PVD and CVD cobalt layers with polysilicon on an upper surface of the gate electrode structure, stripping at least a portion of the PVD cobalt layer and the CVD cobalt layer that has not reacted, and annealing the silicon substrate after stripping the at least the portion of the PVD cobalt layer and the CVD cobalt layer.

摘要翻译： 通过在硅衬底上形成栅极电极结构，形成栅极氧化层图案，多晶硅层图案和侧壁间隔物来制造半导体器件，在硅衬底中的栅电极结构的两侧形成源极/漏极区域， 使用PVD在栅电极结构上沉积物理气相沉积（PVD）钴层，使用CVD在PVD钴层上沉积化学气相沉积（CVD）钴层，退火硅衬底以使PVD和CVD钴层与多晶硅反应 在栅电极结构的上表面上剥离至少一部分PVD钴层和未反应的CVD钴层，以及在剥离至少部分PVD钴层和CVD之后使硅衬底退火 钴层。

公开(公告)号：US20070105397A1

公开(公告)日：2007-05-10

申请号：US11593598

申请日：2006-11-07

申请人： Jae-hwa Park ,  Woong-hee Sohn ,  Byung-hak Lee ,  Byung-hee Kim ,  Hee-seok Park

发明人： Jae-hwa Park ,  Woong-hee Sohn ,  Byung-hak Lee ,  Byung-hee Kim ,  Hee-seok Park

IPC分类号： H01L21/31

CPC分类号： B01J19/129 ,  B01J2219/0894 ,  H01L21/28185

摘要： Embodiments of the invention provide a method for removing hydrogen gas from a chamber and a method for performing a semiconductor device fabrication sub-process and removing hydrogen gas from a chamber. The method for removing hydrogen gas from a chamber comprises removing a substrate from a chamber, wherein residual hydrogen gas is disposed in the chamber, injecting oxygen gas or ozone gas into the chamber, producing plasma in the chamber, and removing OH radicals from the chamber.

摘要翻译： 本发明的实施例提供了从室中除去氢气的方法以及用于执行半导体器件制造子过程并从室除去氢气的方法。 从室中除去氢气的方法包括从室中除去衬底，其中残留氢气设置在室中，将氧气或臭氧气体注入室中，在室中产生等离子体，并从室中除去OH自由基 。

公开(公告)号：US07172967B2

公开(公告)日：2007-02-06

申请号：US10924034

申请日：2004-08-23

申请人： Hyun-Su Kim ,  Gil-Heyun Choi ,  Sang-Bom Kang ,  Woong-Hee Sohn ,  Jong-Ho Yun ,  Kwang-Jin Moon

发明人： Hyun-Su Kim ,  Gil-Heyun Choi ,  Sang-Bom Kang ,  Woong-Hee Sohn ,  Jong-Ho Yun ,  Kwang-Jin Moon

IPC分类号： H01L21/44

CPC分类号： H01L29/665 ,  H01L21/28052 ,  H01L21/28518 ,  H01L21/28556 ,  H01L21/76889

摘要： The present invention provides methods for forming cobalt silicide layers, including introducing a vaporized cobalt precursor onto a silicon substrate to form a cobalt layer. The vaporized cobalt precursor has the formula Co2(CO)6(R1—C≡C—R2), wherein R1 is H or CH3, and R2 is H, t-butyl, methyl or ethyl. The silicon substrate is thermally treated so that silicon is reacted with cobalt to form a cobalt silicide layer. Methods for manufacturing semiconductor devices including the cobalt silicide layers described herein and such devices are also provided.

摘要翻译： 本发明提供了形成硅化钴层的方法，包括将蒸发的钴前体引入到硅衬底上以形成钴层。 蒸发的钴前体具有下式：CO 2 - （CO）6（R 1 - C≡CR2） 其中R 1是H或CH 3，R 2是H，叔丁基，甲基或乙基。 对硅衬底进行热处理，使得硅与钴反应形成硅化钴层。 还提供了用于制造包括本文所述的钴硅化物层的半导体器件的方法和这种器件。

公开(公告)号：US20060081916A1

公开(公告)日：2006-04-20

申请号：US11221062

申请日：2005-09-07

申请人： Woong-Hee Sohn ,  Chang-Won Lee ,  Sun-Pil Youn ,  Gil-Heyun Choi ,  Byung-Hak Lee ,  Jong-Ryeol Yoo ,  Hee-Sook Park

发明人： Woong-Hee Sohn ,  Chang-Won Lee ,  Sun-Pil Youn ,  Gil-Heyun Choi ,  Byung-Hak Lee ,  Jong-Ryeol Yoo ,  Hee-Sook Park

IPC分类号： H01L29/788

CPC分类号： H01L21/28273 ,  H01L29/42324

摘要： Methods of forming a semiconductor device may include forming a tunnel oxide layer on a semiconductor substrate, forming a gate structure on the tunnel oxide layer, forming a leakage barrier oxide, and forming an insulating spacer. More particularly, the tunnel oxide layer may be between the gate structure and the substrate, and the gate structure may include a first gate electrode on the tunnel oxide layer, an inter-gate dielectric on the first gate electrode, and a second gate electrode on the inter-gate dielectric with the inter-gate dielectric between the first and second gate electrodes. The leakage barrier oxide may be formed on sidewalls of the second gate electrode. The insulating spacer may be formed on the leakage barrier oxide with the leakage barrier oxide between the insulating spacer and the sidewalls of the second gate electrode. In addition, the insulating spacer and the leakage barrier oxide may include different materials. Related structures are also discussed.

摘要翻译： 形成半导体器件的方法可以包括在半导体衬底上形成隧道氧化物层，在隧道氧化物层上形成栅极结构，形成漏电阻氧化物，并形成绝缘衬垫。 更具体地，隧道氧化物层可以在栅极结构和衬底之间，并且栅极结构可以包括隧道氧化物层上的第一栅极电极，第一栅电极上的栅极间电介质和第二栅电极 所述栅极间电介质与所述第一和第二栅电极之间的栅极间电介质。 漏电阻氧化物可以形成在第二栅电极的侧壁上。 绝缘间隔物可以在绝缘隔离物和第二栅电极的侧壁之间的泄漏阻挡氧化物形成在漏电阻氧化物上。 此外，绝缘间隔物和漏电阻氧化物可以包括不同的材料。 还讨论了相关结构。

公开(公告)号：US20050282338A1

公开(公告)日：2005-12-22

申请号：US11153653

申请日：2005-06-15

申请人： Jong-Ryeol Yoo ,  Gil-Heyun Choi ,  Chang-Won Lee ,  Byung-Hak Lee ,  Hee-Sook Park ,  Dong-Chan Lim ,  Sun-Pil Youn ,  Woong-Hee Sohn

发明人： Jong-Ryeol Yoo ,  Gil-Heyun Choi ,  Chang-Won Lee ,  Byung-Hak Lee ,  Hee-Sook Park ,  Dong-Chan Lim ,  Sun-Pil Youn ,  Woong-Hee Sohn

IPC分类号： H01L21/28 ,  H01L21/302 ,  H01L21/336 ,  H01L21/461 ,  H01L21/4763 ,  H01L21/8234 ,  H01L29/423 ,  H01L29/49 ,  H01L29/51

CPC分类号： H01L21/28114 ,  H01L21/28061 ,  H01L21/28247 ,  H01L21/823462 ,  H01L29/42376 ,  H01L29/4941 ,  H01L29/517

摘要： A method for forming a gate pattern of a semiconductor device can include isotropically etching a gate insulating layer located between a gate conductive layer pattern and a substrate to recess an exposed side wall of the gate insulating layer pattern beyond a lower corner of the gate conductive layer pattern to form an undercut region. The gate conductive layer pattern can be treated to round off the lower corner.

摘要翻译： 用于形成半导体器件的栅极图案的方法可以包括各向同性蚀刻位于栅极导电层图案和衬底之间的栅极绝缘层，以将栅极绝缘层图案的暴露的侧壁超出栅极导电层的下角 形成底切区域。 可以对栅极导电层图案进行处理以从下角四舍五入。

公开(公告)号：US20050272233A1

公开(公告)日：2005-12-08

申请号：US11144142

申请日：2005-06-03

申请人： Byung-Hak Lee ,  Chang-Won Lee ,  Hee-Sook Park ,  Woong-Hee Sohn ,  Sun-Pil Youn ,  Jong-ryeol Yoo

发明人： Byung-Hak Lee ,  Chang-Won Lee ,  Hee-Sook Park ,  Woong-Hee Sohn ,  Sun-Pil Youn ,  Jong-ryeol Yoo

IPC分类号： H01L21/28 ,  H01L21/3205 ,  H01L21/336 ,  H01L21/4763 ,  H01L21/76 ,  H01L21/8234 ,  H01L21/8242 ,  H01L27/148 ,  H01L29/51 ,  H01L29/768 ,  H01L29/78

CPC分类号： H01L27/10876 ,  H01L21/28123 ,  H01L21/823437 ,  H01L27/10891 ,  H01L29/517 ,  H01L29/66621 ,  H01L29/7834

摘要： A gate electrode of a transistor can include an interface between a polysilicon conformal layer and a tungsten layer thereon in a trench in a substrate and a capping layer extending across the trench and covering the interface. Related methods are also disclosed.

摘要翻译： 晶体管的栅极可以包括在衬底中的沟槽中的多晶硅保形层和钨层之间的界面，以及覆盖沟槽并覆盖界面的覆盖层。 还公开了相关方法。