利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

2 条记录 (耗时 0.019 秒)

    Iridium encased metal interconnects for integrated circuit applications
    2.
    发明申请
    Iridium encased metal interconnects for integrated circuit applications 审中-公开
    铱壳金属互连用于集成电路应用

    公开(公告)号：US20080045013A1

    公开(公告)日：2008-02-21

    申请号：US11506358

    申请日：2006-08-18

    申请人： Adrien R. Lavoie ,  John J. Plombon ,  Juan E. Dominguez ,  Joseph H. Han ,  Harsono S. Simka ,  Ting Zhong ,  Eric Dickey ,  Bill Barrow

    发明人： Adrien R. Lavoie ,  John J. Plombon ,  Juan E. Dominguez ,  Joseph H. Han ,  Harsono S. Simka ,  Ting Zhong ,  Eric Dickey ,  Bill Barrow

    IPC分类号： H01L21/44

    CPC分类号： H01L21/76843 ,  H01L21/28562 ,  H01L21/288 ,  H01L21/76849 ,  H01L21/76873 ,  H01L23/53238 ,  H01L2924/0002 ,  H01L2924/00

    摘要： An iridium encased copper interconnect comprises an iridium liner formed within a trench in a dielectric layer, wherein the iridium liner is formed directly on the dielectric layer, a copper interconnect formed on the iridium liner, and an iridium capping layer formed on the copper interconnect. The iridium encased copper interconnect may be fabricated by providing a semiconductor substrate in a reactor, wherein the semiconductor substrate includes a trench etched into a dielectric layer, pulsing trimethylaluminum into the reactor proximate to the semiconductor substrate, pulsing an iridium precursor into the reactor proximate to the semiconductor substrate, wherein the trimethylaluminum enables an iridium species to deposit directly on the dielectric layer, depositing a copper seed layer on the iridium species layer using an electroless deposition process, and depositing a bulk copper layer on the copper seed layer using an electroplating process.

    摘要翻译： 铱包裹的铜互连包括形成在电介质层的沟槽内的铱衬里，其中铱衬垫直接形成在电介质层上，形成在铱衬垫上的铜互连以及形成在铜互连上的铱覆盖层。 可以通过在反应器中提供半导体衬底来制造铱包络铜互连，其中半导体衬底包括蚀刻到电介质层中的沟槽，将靠近半导体衬底的三甲基铝脉冲发射到反应器中，将铱前驱物脉冲至接近于 所述半导体衬底，其中所述三甲基铝能够使铱物质直接沉积在所述电介质层上，使用无电沉积工艺在所述铱物质层上沉积铜籽晶层，并且使用电镀工艺在所述铜籽晶层上沉积大块铜层 。