公开(公告)号：US20060206657A1

公开(公告)日：2006-09-14

申请号：US11077330

申请日：2005-03-10

申请人： Scott Clark ,  Charles Johns ,  David Krolak ,  Takeshi Yamazaki ,  Jeffrey Brown

发明人： Scott Clark ,  Charles Johns ,  David Krolak ,  Takeshi Yamazaki ,  Jeffrey Brown

IPC分类号： G06F13/00

CPC分类号： G06F13/362 ,  G06F1/3237 ,  G06F1/3253 ,  Y02D10/128 ,  Y02D10/151

摘要： A ring-based crossbar data switch, a method and a computer program are provided for the transfer of data between multiple bus units in a memory system. Each bus unit is connected to a corresponding data ramp. Each data ramp is only directly connected to the adjacent data ramps. This forms at least one data ring that enables the transfer of data from each bus unit to any other bus unit in the memory system. A central arbiter manages the transfer of data between the data ramps and the transfer of data between the data ramp and its corresponding bus unit. A preferred embodiment contains four data rings, wherein two data rings transfer data clockwise and two data rings transfer data counter-clockwise.

摘要翻译： 提供了一种基于环的交叉开关数据开关，方法和计算机程序，用于在存储器系统中的多个总线单元之间传送数据。 每个总线单元连接到相应的数据斜坡。 每个数据斜坡仅直接连接到相邻的数据斜坡。 这形成至少一个数据环，其使得能够将数据从每个总线单元传送到存储器系统中的任何其它总线单元。 中央仲裁器管理数据斜坡之间的数据传输和数据斜坡与其对应的总线单元之间的数据传输。 优选实施例包含四个数据环，其中两个数据环顺时针传送数据，两个数据环逆时针传送数据。

公开(公告)号：US20050125581A1

公开(公告)日：2005-06-09

申请号：US10730952

申请日：2003-12-09

申请人： Jeffrey Brown ,  Scott Clark ,  Charles Johns ,  Takeshi Yamazaki

发明人： Jeffrey Brown ,  Scott Clark ,  Charles Johns ,  Takeshi Yamazaki

IPC分类号： G06F13/14 ,  G06F13/362

CPC分类号： G06F13/3625

摘要： An improved method and apparatus for resource arbitration. Four priority classes, managed high (MH), managed low (ML), opportunistic high (OH) and opportunistic low (OL), are defined. A priority class is assigned to each resource access request. An access request concentrator (ARC) is created for each resource, through which the resource is accessed. An access request is chosen at each ARC using the priority order MH, ML, OH, and OL, in decreasing order of priority. If OH priority class resource access requests are locked out, the priority order is temporarily changed to OH, OL, MH, and ML, in decreasing order of priority. If OL priority class resource access requests are locked out, the priority order is temporarily changed to MH, OL, OH, and ML, in decreasing order of priority.

摘要翻译： 一种改进的资源仲裁方法和装置。 定义了四个优先级，管理高（MH），管理低（ML），机会高（OH）和机会主义低（OL）。 优先级分配给每个资源访问请求。 为每个资源创建访问请求集中器（ARC），通过该资源访问资源。 在优先级顺序为MH，ML，OH和OL的每个ARC中选择访问请求。 如果OH优先级资源访问请求被锁定，优先级顺序将按照优先级的降序暂时更改为OH，OL，MH和ML。 如果OL优先级资源访问请求被锁定，优先级顺序将按照优先级的降序临时更改为MH，OL，OH和ML。

公开(公告)号：US20060251070A1

公开(公告)日：2006-11-09

申请号：US11098621

申请日：2005-04-04

申请人： Takeshi Yamazaki ,  Jeffrey Brown ,  Scott Clark ,  Charles Johns

发明人： Takeshi Yamazaki ,  Jeffrey Brown ,  Scott Clark ,  Charles Johns

IPC分类号： H04L12/56

CPC分类号： G06F12/0831 ,  G06F12/0813 ,  G06F2212/251 ,  G06F2212/253

摘要： Methods and apparatus provide for sending a data command from a first of a plurality of devices to a first address concentrator within a first of a plurality of processing systems; selecting one of the other processing systems, the selected processing system having data addressed by the data command stored therein; sending the data command to a first address concentrator of the selected processing system; and broadcasting the data command from the first address concentrator of the selected processing system to a second address concentrator in each of the processing systems.

摘要翻译： 方法和装置提供从多个设备中的第一设备向多个处理系统中的第一个内的第一地址集中器发送数据命令; 选择其他处理系统之一，所选择的处理系统具有由其中存储的数据命令寻址的数据; 将所述数据命令发送到所选择的处理系统的第一地址集中器; 以及从所选择的处理系统的第一地址集中器将数据命令广播到每个处理系统中的第二地址集中器。

公开(公告)号：US20050111478A1

公开(公告)日：2005-05-26

申请号：US10718936

申请日：2003-11-20

申请人： Jeffrey Brown ,  Michael Day ,  Charles Johns ,  Thuong Truong ,  Takeshi Yamazaki

发明人： Jeffrey Brown ,  Michael Day ,  Charles Johns ,  Thuong Truong ,  Takeshi Yamazaki

IPC分类号： H04L12/56 ,  H04L12/42

CPC分类号： H04L47/822 ,  H04L47/13 ,  H04L47/20 ,  H04L47/22 ,  H04L47/2441 ,  H04L47/39 ,  H04L47/70 ,  H04L47/72 ,  H04L47/781 ,  H04L47/803 ,  H04L47/821

摘要： Disclosed is an apparatus for controlling or managing the transmission of data packets over a multiplexed communication path, referred to herein as a bus, on a priority basis up to a given authorized BW (Bandwidth), in a given operational time period, for presently authorized devices or applications. Non-managed (not presently authorized) bus requests are handled in a prior art “best effort” basis.

摘要翻译： 公开了一种用于在给定的操作时间段内，在给定的操作时间段内优先地基于多路通信路径（这里称为总线）来控制或管理数据分组的传输的装置，用于当前授权的 设备或应用程序。 非管理（未授权）总线请求以现有技术“尽力而为”为基础来处理。

公开(公告)号：US20070186052A1

公开(公告)日：2007-08-09

申请号：US11348969

申请日：2006-02-07

申请人： Jeffrey Brown ,  Scott Clark ,  Mark Fredrickson ,  Charles Johns ,  David Krolak

发明人： Jeffrey Brown ,  Scott Clark ,  Mark Fredrickson ,  Charles Johns ,  David Krolak

IPC分类号： G06F13/28

CPC分类号： G06F12/0804 ,  G06F12/0831

摘要： In a first aspect, a first method of reducing command processing latency while maintaining memory coherence is provided. The first method includes the steps of (1) providing a memory map including memory addresses available to a system; and (2) arranging the memory addresses into a plurality of groups. At least one of the groups does not require the system, in response to a command that requires access to a memory address in the group from a bus unit, to get permission from all remaining bus units included in the system to maintain memory coherence. Numerous other aspects are provided.

摘要翻译： 在第一方面，提供了一种在维持存储器一致性的同时降低命令处理等待时间的方法。 第一种方法包括以下步骤：（1）提供包括可用于系统的存储器地址的存储器映射; 和（2）将存储器地址排列成多个组。 响应于需要访问来自总线单元的组中的存储器地址的命令，组中的至少一个不需要系统以从包括在系统中的所有剩余总线单元获得许可以维持存储器一致性。 提供了许多其他方面。

公开(公告)号：US20080052472A1

公开(公告)日：2008-02-28

申请号：US11846697

申请日：2007-08-29

申请人： Jeffrey Brown ,  Scott Clark ,  Mark Fredrickson ,  Charles Johns ,  David Krolak

发明人： Jeffrey Brown ,  Scott Clark ,  Mark Fredrickson ,  Charles Johns ,  David Krolak

IPC分类号： G06F12/16

CPC分类号： G06F12/0804 ,  G06F12/0831

摘要： In a first aspect, a first method of reducing command processing latency while maintaining memory coherence is provided. The first method includes the steps of (1) providing a memory map including memory addresses available to a system; and (2) arranging the memory addresses into a plurality of groups. At least one of the groups does not require the system, in response to a command that requires access to a memory address in the group from a bus unit, to get permission from all remaining bus units included in the system to maintain memory coherence. Numerous other aspects are provided.

摘要翻译： 在第一方面，提供了一种在维持存储器一致性的同时降低命令处理等待时间的方法。 第一种方法包括以下步骤：（1）提供包括可用于系统的存储器地址的存储器映射; 和（2）将存储器地址排列成多个组。 响应于需要访问来自总线单元的组中的存储器地址的命令，组中的至少一个不需要系统以从包括在系统中的所有剩余总线单元获得许可以维持存储器一致性。 提供了许多其他方面。

公开(公告)号：US20060031836A1

公开(公告)日：2006-02-09

申请号：US10912481

申请日：2004-08-05

申请人： Jeffrey Brown ,  Michael Day ,  Harm Hofstee ,  Charles Johns ,  James Kahle ,  Michael Wang

发明人： Jeffrey Brown ,  Michael Day ,  Harm Hofstee ,  Charles Johns ,  James Kahle ,  Michael Wang

IPC分类号： G06F9/46

CPC分类号： G06F1/3203

摘要： The present invention provides for controlling the power consumption of an element. A first power control command is issued by software for the element. It is determined if the power control command corresponds to an allowable power control state for that element as defined by the hardware. If the power control command is not an allowable power control state for that element, the hardware sets the power control at a higher level than the power control state issued by the software. The software is real time software, and the software also sets minimally acceptable activity control states. A hierarchy of power consumption is defined for different elements of a chip by software, which provides the minimum level of power consumption by any element or sub-element on a chip.

摘要翻译： 本发明提供用于控制元件的功耗。 第一个功率控制命令由该元件的软件发出。 确定功率控制命令是否对应于由硬件定义的该元件的容许功率控制状态。 如果功率控制命令不是该元件的允许功率控制状态，则硬件将功率控制设置在比由软件发出的功率控制状态更高的水平。 该软件是实时软件，软件还设置了最低限度可接受的活动控制状态。 通过软件为芯片的不同元件定义功耗层级，其通过芯片上的任何元件或子元件提供最低功耗水平。

公开(公告)号：US20070174556A1

公开(公告)日：2007-07-26

申请号：US11340751

申请日：2006-01-26

申请人： Jeffrey Brown ,  Michael Carnevale ,  Charles Johns ,  David Krolak ,  Thuong Truong

发明人： Jeffrey Brown ,  Michael Carnevale ,  Charles Johns ,  David Krolak ,  Thuong Truong

IPC分类号： G06F13/00

CPC分类号： G06F12/0831

摘要： In a first aspect, a first method of reducing reissue latency of a command received in a command processing pipeline from one of a plurality of units coupled to a bus is provided. The first method includes the steps of (1) from a first unit coupled to the bus, receiving a first command on the bus requiring access to a cacheline; (2) determining a state of the cacheline required by the first command by accessing cacheline state information stored in each of the plurality of units; (3) determining whether a second command received on the bus requires access to the cacheline before the state of the cacheline is returned to the first unit; and (4) if so, storing the second command in a buffer. Numerous other aspects are provided.

摘要翻译： 在第一方面，提供了一种减少在命令处理流水线中从耦合到总线的多个单元之一接收的命令的重发等待时间的第一方法。 第一种方法包括以下步骤：（1）从耦合到总线的第一单元接收需要访问高速缓存线的总线上的第一命令; （2）通过访问存储在所述多个单元中的每个单元中的高速缓存行状态信息来确定所述第一命令所需的高速缓存行的状态; （3）在高速缓存行的状态返回到第一单元之前，确定在总线上接收的第二命令是否需要访问高速缓存线; 和（4）如果是，则将第二命令存储在缓冲器中。 提供了许多其他方面。

公开(公告)号：US20050028015A1

公开(公告)日：2005-02-03

申请号：US10631537

申请日：2003-07-31

申请人： Shigehiro Asano ,  Jeffrey Brown ,  Michael Day ,  Charles Johns ,  James Kahle ,  Alvan Ng ,  Michael Wang ,  Thuong Truong

发明人： Shigehiro Asano ,  Jeffrey Brown ,  Michael Day ,  Charles Johns ,  James Kahle ,  Alvan Ng ,  Michael Wang ,  Thuong Truong

IPC分类号： G06F1/26 ,  G06F1/32

CPC分类号： G06F1/3203 ,  G06F12/0831 ,  G06F12/1027 ,  G06F2212/1028 ,  Y02D10/13

摘要： A component of a microprocessor-based data processing system, which includes features for regulating power consumption in snoopable components and has gating off memory coherency properties, is determined to be in a relatively inactive state and is transitioned to a non-snoopable low power mode. Then, when a snoop request occurs, a retry protocol is sent in response to the snoop request. In conjunction with the retry protocol, a signal is sent to bring the component into snoopable mode. When the retry snoop is requested, the component is in full power mode and can properly respond to the snoop request. After the snoop request has been satisfied, the component again enters into a low power mode. Therefore, the component is able to enter into a low power mode in between snoops

摘要翻译： 基于微处理器的数据处理系统的一个组件，其包括用于调节可窥探组件中的功耗并具有门控存储器一致性属性的特征，被确定为处于相对不活动状态，并且转换到不可窥探的低功率模式。 然后，当侦听请求发生时，响应于窥探请求发送重试协议。 结合重试协议，发送信号使组件进入窥探模式。 当请求重试监听时，组件处于全功率模式，并可以正常响应窥探请求。 在snoop请求已满足后，组件再次进入低功耗模式。 因此，该组件能够在两个snoops之间进入低功耗模式

公开(公告)号：US20050068966A1

公开(公告)日：2005-03-31

申请号：US10674977

申请日：2003-09-30

申请人： Jeffrey Brown ,  Scott Clark ,  John Irish

发明人： Jeffrey Brown ,  Scott Clark ,  John Irish

IPC分类号： H04L12/56

CPC分类号： G06F9/5011

摘要： Disclosed is an apparatus and method for granting guaranteed bandwidth between one or more data transmission priority requesting sources and one or more resources upon request. Data sources that do not request an assigned bandwidth are served on a “best efforts” basis. The system allows additional bandwidth to priority requesting sources when it is determined that the resource and/or the communication path to the resource is under-utilized. The system further allows the granted bandwidth to be shared by more than one source in a multiprocessor system.

摘要翻译： 公开了一种用于根据请求在一个或多个数据传输优先级请求源和一个或多个资源之间授予保证带宽的装置和方法。 不要求分配带宽的数据源以“尽力而为”的方式提供。 当确定资源和/或资源的通信路径利用不足时，该系统允许对优先级请求源的附加带宽。 该系统还允许在多处理器系统中由多于一个源共享授予的带宽。