利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

35 条记录 (耗时 0.026 秒)

    Method and apparatus for managing the power consumption of a data processing system
    1.
    发明申请
    Method and apparatus for managing the power consumption of a data processing system 失效
    用于管理数据处理系统的功耗的方法和装置

    公开(公告)号：US20050028015A1

    公开(公告)日：2005-02-03

    申请号：US10631537

    申请日：2003-07-31

    申请人： Shigehiro Asano ,  Jeffrey Brown ,  Michael Day ,  Charles Johns ,  James Kahle ,  Alvan Ng ,  Michael Wang ,  Thuong Truong

    发明人： Shigehiro Asano ,  Jeffrey Brown ,  Michael Day ,  Charles Johns ,  James Kahle ,  Alvan Ng ,  Michael Wang ,  Thuong Truong

    IPC分类号： G06F1/26 ,  G06F1/32

    CPC分类号： G06F1/3203 ,  G06F12/0831 ,  G06F12/1027 ,  G06F2212/1028 ,  Y02D10/13

    摘要： A component of a microprocessor-based data processing system, which includes features for regulating power consumption in snoopable components and has gating off memory coherency properties, is determined to be in a relatively inactive state and is transitioned to a non-snoopable low power mode. Then, when a snoop request occurs, a retry protocol is sent in response to the snoop request. In conjunction with the retry protocol, a signal is sent to bring the component into snoopable mode. When the retry snoop is requested, the component is in full power mode and can properly respond to the snoop request. After the snoop request has been satisfied, the component again enters into a low power mode. Therefore, the component is able to enter into a low power mode in between snoops

    摘要翻译： 基于微处理器的数据处理系统的一个组件，其包括用于调节可窥探组件中的功耗并具有门控存储器一致性属性的特征，被确定为处于相对不活动状态，并且转换到不可窥探的低功率模式。 然后，当侦听请求发生时，响应于窥探请求发送重试协议。 结合重试协议，发送信号使组件进入窥探模式。 当请求重试监听时，组件处于全功率模式，并可以正常响应窥探请求。 在snoop请求已满足后，组件再次进入低功耗模式。 因此，该组件能够在两个snoops之间进入低功耗模式

    Method and apparatus for coherent memory structure of heterogeneous processor systems
    2.
    发明申请
    Method and apparatus for coherent memory structure of heterogeneous processor systems 失效
    异构处理器系统的相干存储器结构的方法和装置

    公开(公告)号：US20050080998A1

    公开(公告)日：2005-04-14

    申请号：US10682386

    申请日：2003-10-09

    申请人： Michael Day ,  Harm Hofstee ,  Charles Johns ,  James Kahle ,  David Shippy ,  Thuong Truong

    发明人： Michael Day ,  Harm Hofstee ,  Charles Johns ,  James Kahle ,  David Shippy ,  Thuong Truong

    IPC分类号： G06F12/08

    CPC分类号： G06F12/0835

    摘要： Disclosed is a coherent cache system that operates in conjunction with non-homogeneous processing units. A set of processing units of a first configuration has conventional cache and directly accesses common or shared system physical and virtual address memory through the use of a conventional MMU (Memory Management Unit). Additional processors of a different configuration and/or other devices that need to access system memory are configured to store accessed data in compatible caches. Each of the caches is compatible with a given protocol coherent memory management bus interspersed between the caches and the system memory.

    摘要翻译： 公开了与非均匀处理单元结合操作的一致的缓存系统。 一组第一配置的处理单元具有常规高速缓存，并且通过使用常规MMU（存储器管理单元）直接访问公用或共享系统物理和虚拟地址存储器。 需要访问系统存储器的不同配置和/或其他设备的其他处理器被配置为将访问的数据存储在兼容的高速缓存中。 每个缓存与散列在高速缓存和系统存储器之间的给定协议相干存储器管理总线兼容。

    Software-controlled cache set management
    5.
    发明申请
    Software-controlled cache set management 失效
    软件控制缓存集管理

    公开(公告)号：US20050055507A1

    公开(公告)日：2005-03-10

    申请号：US10655367

    申请日：2003-09-04

    申请人： Michael Day ,  Harm Hofstee ,  Charles Johns ,  James Kahle ,  David Shippy ,  Thuong Truong ,  Takeshi Yamazaki

    发明人： Michael Day ,  Harm Hofstee ,  Charles Johns ,  James Kahle ,  David Shippy ,  Thuong Truong ,  Takeshi Yamazaki

    IPC分类号： G06F12/00 ,  G06F12/12

    CPC分类号： G06F12/126

    摘要： The present invention provides for selectively overwriting sets of a cache as a function of a replacement management table and a least recently used function. A class identifier is created as a function of an address miss. A replacement management table is employable to read the class identifier to create a tag replacement control indicia. The cache, comprising a plurality of sets, is employable to disable the replacement of at least one of the plurality of sets as a function of the tag replacement control indicia.

    摘要翻译： 本发明提供了根据替换管理表和最近最少使用的功能来选择性地覆盖高速缓存的集合。 根据地址未命中创建类标识符。 替换管理表可用于读取类标识符以创建标签替换控制标记。 包括多个集合的高速缓存可用于根据标签替换控制标记来禁用对多个集合中的至少一个的替换。

    Method to provide cache management commands for a DMA controller
    7.
    发明申请
    Method to provide cache management commands for a DMA controller 失效
    为DMA控制器提供高速缓存管理命令的方法

    公开(公告)号：US20050216610A1

    公开(公告)日：2005-09-29

    申请号：US10809553

    申请日：2004-03-25

    申请人： Charles Johns ,  James Kahle ,  Peichun Liu ,  Thuong Truong

    发明人： Charles Johns ,  James Kahle ,  Peichun Liu ,  Thuong Truong

    IPC分类号： G06F12/08 ,  G06F13/28

    CPC分类号： G06F13/28 ,  G06F12/0835 ,  G06F12/0837 ,  G06F12/0862

    摘要： The present invention provides a method and a system for providing cache management commands in a system supporting a DMA mechanism and caches. A DMA mechanism is set up by a processor. Software running on the processor generates cache management commands. The DMA mechanism carries out the commands, thereby enabling the software program management of the caches. The commands include commands for writing data to the cache, loading data from the cache, and for marking data in the cache as no longer needed. The cache can be a system cache or a DMA cache.

    摘要翻译： 本发明提供了一种用于在支持DMA机制和高速缓存的系统中提供高速缓存管理命令的方法和系统。 DMA机制由处理器设置。 处理器上运行的软件会生成缓存管理命令。 DMA机制执行命令，从而实现高速缓存的软件程序管理。 这些命令包括用于将数据写入缓存的命令，从高速缓存加载数据，以及用于在不再需要的情况下将数据标记在缓存中。 缓存可以是系统缓存或DMA高速缓存。

    Establishing command order in an out of order DMA command queue
    8.
    发明申请
    Establishing command order in an out of order DMA command queue 失效
    在命令行DMA命令队列中建立命令顺序

    公开(公告)号：US20060015652A1

    公开(公告)日：2006-01-19

    申请号：US10891772

    申请日：2004-07-15

    申请人： Michael Day ,  Charles Johns ,  Peichun Liu ,  Thuong Truong ,  Takeshi Yamazaki

    发明人： Michael Day ,  Charles Johns ,  Peichun Liu ,  Thuong Truong ,  Takeshi Yamazaki

    IPC分类号： G06F13/14

    CPC分类号： G06F13/28

    摘要： A method, an apparatus, and a computer program are provided for controlling memory access. Direct Memory Access (DMA) units have become commonplace in a number of bus architectures. However, managing limited system resources has become a challenge with multiple DMA units. In order to mange the multitude of commands generated and preserve dependencies, embedded flags in commands or a barrier command are used. These operations then can control the order in which commands are executed so as to preserve dependencies.

    摘要翻译： 提供了一种用于控制存储器访问的方法，装置和计算机程序。 直接存储器访问（DMA）单元已经在许多总线架构中变得普遍。 然而，管理有限的系统资源已成为多个DMA单元的挑战。 为了管理生成的多个命令并保留依赖关系，使用命令中的嵌入式标志或障碍命令。 这些操作然后可以控制执行命令的顺序，以便保留依赖性。

    Method for processor to use locking cache as part of system memory
    9.
    发明申请
    Method for processor to use locking cache as part of system memory 失效
    处理器使用锁定缓存作为系统内存的一部分的方法

    公开(公告)号：US20060095668A1

    公开(公告)日：2006-05-04

    申请号：US10976260

    申请日：2004-10-28

    申请人： Michael Day ,  Charles Johns ,  Thuong Truong

    发明人： Michael Day ,  Charles Johns ,  Thuong Truong

    IPC分类号： G06F12/14

    CPC分类号： G06F12/126 ,  G06F12/0848 ,  G06F2212/2515

    摘要： The present invention provides a method for a processor to write data to a cache or other fast memory, without also writing it to main memory. Further, the data is “locked” into the cache or other fast memory until it is loaded for use. Data remains in the locking cache until it is specifically overwritten under software control. The locking cache or other fast memory can be used as additional system memory. In an embodiment of the invention, the locking cache is one or more sets of ways, but not all of the sets or ways, of a multiple set associative cache.

    摘要翻译： 本发明提供了一种用于处理器将数据写入高速缓存或其他快速存储器的方法，而不将其写入主存储器。 此外，数据被“锁定”到高速缓存或其他快速存储器中，直到它被加载使用为止。 数据保留在锁定缓存中，直到它在软件控制下被特别覆盖为止。 锁定缓存或其他快速存储器可用作附加系统内存。 在本发明的实施例中，锁定高速缓存是多组关联高速缓存的一组或多组方式，但不是所有的集合或方式。

    Direct Deposit Using Locking Cache
    10.
    发明申请
    Direct Deposit Using Locking Cache 失效
    使用锁定缓存直接存款

    公开(公告)号：US20080040549A1

    公开(公告)日：2008-02-14

    申请号：US11875407

    申请日：2007-10-19

    申请人： Michael Day ,  Charles Johns ,  Thuong Truong

    发明人： Michael Day ,  Charles Johns ,  Thuong Truong

    IPC分类号： G06F12/08 ,  G06F12/14

    CPC分类号： G06F12/0848 ,  G06F12/0875

    摘要： The present invention provides a method of storing data transferred from an I/O device, a network, or a disk into a portion of a cache or other fast memory, without also writing it to main memory. Further, the data is “locked” into the cache or other fast memory until it is loaded for use. Data remains in the locking cache until it is specifically overwritten under software control. In an embodiment of the invention, a processor can write data to the cache or other fast memory without also writing it to main memory. The portion of the cache or other fast memory can be used as additional system memory.

    摘要翻译： 本发明提供一种将从I / O设备，网络或盘传送的数据存储到高速缓存或其他快速存储器的一部分中的方法，而不将其写入主存储器。 此外，数据被“锁定”到高速缓存或其他快速存储器中，直到它被加载使用为止。 数据保留在锁定缓存中，直到它在软件控制下被特别覆盖为止。 在本发明的一个实施例中，处理器可以将数据写入高速缓存或其它快速存储器，而不将其写入主存储器。 高速缓存或其他快速存储器的部分可以用作额外的系统存储器。