公开(公告)号：US20130146866A1

公开(公告)日：2013-06-13

申请号：US13643652

申请日：2011-03-02

申请人： Hideki Kitagawa ,  Shinya Tanaka ,  Hajime Imai ,  Atsuhito Murai ,  Mitsunori Imade ,  Tetsuo Kikuchi ,  Kazunori Morimoto ,  Junya Shimada ,  Jun Nishimura

发明人： Hideki Kitagawa ,  Shinya Tanaka ,  Hajime Imai ,  Atsuhito Murai ,  Mitsunori Imade ,  Tetsuo Kikuchi ,  Kazunori Morimoto ,  Junya Shimada ,  Jun Nishimura

IPC分类号： H01L27/12

CPC分类号： H01L27/1251 ,  H01L27/1225 ,  H01L27/1259 ,  H01L27/1446 ,  H01L27/14632 ,  H01L27/14678

摘要： A circuit board (1) includes a plurality of transistor elements on an insulating substrate (2). At least one of the plurality of transistor elements is an oxide TFT (10) including, as a channel layer (11), an oxide semiconductor. At least one of the plurality of transistor elements is an a-SiTFT (20) (i) being different from the oxide TFT (10) in functions as circuit components and (ii) including, as a channel layer (21), an amorphous silicon semiconductor. The oxide TFT (10) is a top gate transistor, and the a-SiTFT (20) is a bottom gate transistor. This provides: a configuration that can (a) enhance the performance of the circuit board equipped with the TFTs differing in their respective functions as circuit components and (b) reduce the area necessary for mounting the TFTs; and a method for producing the circuit board.

摘要翻译： 电路板（1）在绝缘基板（2）上包括多个晶体管元件。 多个晶体管元件中的至少一个是氧化物TFT（10），其包括作为沟道层（11）的氧化物半导体。 多个晶体管元件中的至少一个是与作为电路元件的功能的氧化物TFT（10）不同的a-SiTFT（20）（i），（ii）包括作为沟道层（21）的无定形 硅半导体。 氧化物TFT（10）是顶栅晶体管，并且a-SiTFT（20）是底栅晶体管。 这提供：一种配置，其可以（a）增强配备有作为电路部件的各自功能不同的TFT的电路板的性能，（b）减小安装TFT所需的面积; 以及电路基板的制造方法。

公开(公告)号：US08581257B2

公开(公告)日：2013-11-12

申请号：US13639138

申请日：2011-01-17

申请人： Atsuhito Murai ,  Shinya Tanaka ,  Hideki Kitagawa ,  Hajime Imai ,  Mitsunori Imade ,  Tetsuo Kikuchi ,  Kazunori Morimoto ,  Junya Shimada ,  Jun Nishimura

发明人： Atsuhito Murai ,  Shinya Tanaka ,  Hideki Kitagawa ,  Hajime Imai ,  Mitsunori Imade ,  Tetsuo Kikuchi ,  Kazunori Morimoto ,  Junya Shimada ,  Jun Nishimura

IPC分类号： H01L29/04 ,  H01L29/10 ,  H01L31/00

CPC分类号： H01L27/15 ,  G02F1/13318 ,  G02F1/13338 ,  G02F1/136204 ,  G02F1/1368 ,  H01L27/1222 ,  H01L27/1225 ,  H01L27/1251 ,  H01L29/42384 ,  H01L29/78633 ,  H01L29/7869

摘要： The circuit board (1) of the present invention includes a plurality of transistor elements provided on a single insulating substrate (2) for respective pixels that are two-dimensionally arranged or respective pixels in a group of a predetermined number of the pixels. At least one of the plurality of transistor elements is an oxide TFT (10) having a channel layer (11) formed by an oxide semiconductor, and at least another of the plurality of transistor elements is an a-Si TFT (20) having a channel layer (21) formed by, for example, an amorphous silicon semiconductor. Each of the oxide TFT (10) and the a-Si TFT (20) is a bottom-gate transistor.

摘要翻译： 本发明的电路板（1）包括设置在单个绝缘基板（2）上的多个晶体管元件，用于各个像素的二维排列或者在一组预定数量的像素中的各个像素。 多个晶体管元件中的至少一个是具有由氧化物半导体形成的沟道层（11）的氧化物TFT（10），并且多个晶体管元件中的至少另一个是具有 沟道层（21）由例如非晶硅半导体形成。 氧化物TFT（10）和a-Si TFT（20）中的每一个都是底栅晶体管。

公开(公告)号：US09111810B2

公开(公告)日：2015-08-18

申请号：US13643652

申请日：2011-03-02

申请人： Hideki Kitagawa ,  Shinya Tanaka ,  Hajime Imai ,  Atsuhito Murai ,  Mitsunori Imade ,  Tetsuo Kikuchi ,  Kazunori Morimoto ,  Junya Shimada ,  Jun Nishimura

发明人： Hideki Kitagawa ,  Shinya Tanaka ,  Hajime Imai ,  Atsuhito Murai ,  Mitsunori Imade ,  Tetsuo Kikuchi ,  Kazunori Morimoto ,  Junya Shimada ,  Jun Nishimura

IPC分类号： H01L29/10 ,  H01L29/12 ,  H01L27/12 ,  H01L27/146 ,  H01L27/144

CPC分类号： H01L27/1251 ,  H01L27/1225 ,  H01L27/1259 ,  H01L27/1446 ,  H01L27/14632 ,  H01L27/14678

摘要： A circuit board (1) includes a plurality of transistor elements on an insulating substrate (2). At least one of the plurality of transistor elements is an oxide TFT (10) including, as a channel layer (11), an oxide semiconductor. At least one of the plurality of transistor elements is an a-SiTFT (20) (i) being different from the oxide TFT (10) in functions as circuit components and (ii) including, as a channel layer (21), an amorphous silicon semiconductor. The oxide TFT (10) is a top gate transistor, and the a-SiTFT (20) is a bottom gate transistor. This provides: a configuration that can (a) enhance the performance of the circuit board equipped with the TFTs differing in their respective functions as circuit components and (b) reduce the area necessary for mounting the TFTs; and a method for producing the circuit board.

摘要翻译： 电路板（1）在绝缘基板（2）上包括多个晶体管元件。 多个晶体管元件中的至少一个是氧化物TFT（10），其包括作为沟道层（11）的氧化物半导体。 多个晶体管元件中的至少一个是与作为电路元件的功能的氧化物TFT（10）不同的a-SiTFT（20）（i），（ii）包括作为沟道层（21）的无定形 硅半导体。 氧化物TFT（10）是顶栅晶体管，并且a-SiTFT（20）是底栅晶体管。 这提供：一种配置，其可以（a）增强配备有作为电路部件的各自功能不同的TFT的电路板的性能，（b）减小安装TFT所需的面积; 以及电路基板的制造方法。

公开(公告)号：US20130214279A1

公开(公告)日：2013-08-22

申请号：US13695082

申请日：2011-02-23

申请人： Jun Nishimura ,  Hideki Kitagawa ,  Atsuhito Murai ,  Hajime Imai ,  Shinya Tanaka ,  Mitsunori Imade ,  Tetsuo Kikuchi ,  Junya Shimada ,  Kazunori Morimoto

发明人： Jun Nishimura ,  Hideki Kitagawa ,  Atsuhito Murai ,  Hajime Imai ,  Shinya Tanaka ,  Mitsunori Imade ,  Tetsuo Kikuchi ,  Junya Shimada ,  Kazunori Morimoto

IPC分类号： H01L27/02

CPC分类号： H01L29/78663 ,  G02F1/13338 ,  G02F1/13624 ,  G06F3/0412 ,  H01L27/0207 ,  H01L27/0705 ,  H01L27/1222 ,  H01L27/1225 ,  H01L27/124 ,  H01L27/1251 ,  H01L29/78633 ,  H01L29/7869

摘要： A source and drain electrode layer (3s/3d) of an oxide TFT element (3) is formed by a first conductive layer. A gate electrode (3g) of the oxide TFT element (3) and a gate electrode (5g) of an a-Si TFT element (5) are formed by a single conductive layer, that is, a second conductive layer. A source and drain electrode layer (5s/5d) of the a-Si TFT element (5) is formed by a third conductive layer. The third conductive layer is formed above the second conductive layer in a thickness direction in which each conductive layer is stacked on an insulating substrate (2). Further, the first conductive layer is formed below the second conductive layer in the thickness direction. Therefore, it is possible to provide a circuit board that can have an improved degree of integration of transistor elements formed on the insulating substrate.

摘要翻译： 氧化物TFT元件（3）的源极和漏极电极层（3s / 3d）由第一导电层形成。 氧化物TFT元件（3）的栅极（3g）和a-Si TFT元件（5）的栅电极（5g）由单个导电层即第二导电层形成。 a-Si TFT元件（5）的源极和漏极电极层（5s / 5d）由第三导电层形成。 第三导电层形成在第二导电层上方的厚度方向上，其中每个导电层堆叠在绝缘基板（2）上。 此外，第一导电层在厚度方向上形成在第二导电层的下方。 因此，可以提供可以使形成在绝缘基板上的晶体管元件的集成度提高的电路板。

公开(公告)号：US20130092927A1

公开(公告)日：2013-04-18

申请号：US13639138

申请日：2011-01-17

申请人： Atsuhito Murai ,  Shinya Tanaka ,  Hideki Kitagawa ,  Hajime Imai ,  Mitsunori Imade ,  Tetsuo Kikuchi ,  Kazunori Morimoto ,  Junya Shimada ,  Jun Nishimura

发明人： Atsuhito Murai ,  Shinya Tanaka ,  Hideki Kitagawa ,  Hajime Imai ,  Mitsunori Imade ,  Tetsuo Kikuchi ,  Kazunori Morimoto ,  Junya Shimada ,  Jun Nishimura

IPC分类号： H01L27/15

CPC分类号： H01L27/15 ,  G02F1/13318 ,  G02F1/13338 ,  G02F1/136204 ,  G02F1/1368 ,  H01L27/1222 ,  H01L27/1225 ,  H01L27/1251 ,  H01L29/42384 ,  H01L29/78633 ,  H01L29/7869

摘要： The circuit board (1) of the present invention includes a plurality of transistor elements provided on a single insulating substrate (2) for respective pixels that are two-dimensionally arranged or respective pixels in a group of a predetermined number of the pixels. At least one of the plurality of transistor elements is an oxide TFT (10) having a channel layer (11) formed by an oxide semiconductor, and at least another of the plurality of transistor elements is an a-Si TFT (20) having a channel layer (21) formed by, for example, an amorphous silicon semiconductor. Each of the oxide TFT (10) and the a-Si TFT (20) is a bottom-gate transistor.

摘要翻译： 本发明的电路板（1）包括设置在单个绝缘基板（2）上的多个晶体管元件，用于各个像素的二维排列或者在一组预定数量的像素中的各个像素。 多个晶体管元件中的至少一个是具有由氧化物半导体形成的沟道层（11）的氧化物TFT（10），并且多个晶体管元件中的至少另一个是具有 沟道层（21）由例如非晶硅半导体形成。 氧化物TFT（10）和a-Si TFT（20）中的每一个都是底栅晶体管。

公开(公告)号：US20120250033A1

公开(公告)日：2012-10-04

申请号：US13512946

申请日：2010-11-05

申请人： Hideki Kitagawa ,  Takuya Watanabe ,  Hajime Imai ,  Yukihiko Nishiyama ,  Atsuhito Murai ,  Kazunori Morimoto

发明人： Hideki Kitagawa ,  Takuya Watanabe ,  Hajime Imai ,  Yukihiko Nishiyama ,  Atsuhito Murai ,  Kazunori Morimoto

IPC分类号： G01B11/14

CPC分类号： G06F3/0428

摘要： An optical sensor circuit in accordance with the present invention detects, based on a change in the amount of light received when a pointer (P) is placed in a coordinate detection area (2) through which light from a light source (3) passes, coordinates of a position of the pointer (3) in the coordinate detection area (2). A first optical sensor circuit including an optical sensor element (41), which receives a larger amount of light due to its position relative to the light source (3), has a first wire to which a refresh signal (Shield_A) is supplied, the refresh signal (Shield_A) initializing a threshold characteristic that determines light sensitivity of the optical sensor element (41); whereas a second optical sensor circuit including an optical sensor element (42), which receives a smaller amount of light, has a second wire to which a refresh signal (Shield_B) is supplied independently of the refresh signal (Shield_A), the refresh signal (Shield_B) initializing a threshold characteristic of the optical element (42).

摘要翻译： 根据本发明的光学传感器电路基于当将指示器（P）放置在来自光源（3）的光通过的坐标检测区域（2）中时接收的光量的变化来检测， 坐标检测区域（2）中的指针（3）的位置的坐标。 包括由于其相对于光源（3）的位置而接收更大量的光的光学传感器元件（41）的第一光学传感器电路具有提供刷新信号（Shield_A）的第一布线， 刷新信号（Shield_A）初始化确定光学传感器元件（41）的光灵敏度的阈值特性; 而包括接收较少光量的光学传感器元件（42）的第二光学传感器电路具有第二导线，独立于刷新信号（Shield_A）提供刷新信号（Shield_B），刷新信号（Shield_A），刷新信号 Shield_B）初始化光学元件（42）的阈值特性。

公开(公告)号：US20120241768A1

公开(公告)日：2012-09-27

申请号：US13508045

申请日：2010-06-25

申请人： Atsuhito Murai ,  Kazunori Morimoto ,  Yukihiko Nishiyama ,  Hajime Imai ,  Hideki Kitagawa

发明人： Atsuhito Murai ,  Kazunori Morimoto ,  Yukihiko Nishiyama ,  Hajime Imai ,  Hideki Kitagawa

IPC分类号： H01L27/146 ,  H01L31/113

CPC分类号： G06F3/0412 ,  G06F3/0416 ,  G06F3/042

摘要： An optical sensor circuit (20) includes a transistor (20c) and a transistor (20d). The transistor (20c) is connected in series with the transistor (20d). The transistor (20d) is configured to receive light. A black matrix is provided so as to face the transistor (20c). A voltage generated at a connecting point (i.e., node (netB)) of the transistor (20d) and the transistor (20c) varies depending on intensity of light received via the transistor (20d).

摘要翻译： 光传感器电路（20）包括晶体管（20c）和晶体管（20d）。 晶体管（20c）与晶体管（20d）串联连接。 晶体管（20d）被配置为接收光。 提供黑矩阵以面对晶体管（20c）。 在晶体管（20d）和晶体管（20c）的连接点（即，节点（netB））处产生的电压根据经由晶体管（20d）接收的光的强度而变化。

公开(公告)号：US08877017B2

公开(公告)日：2014-11-04

申请号：US13256949

申请日：2010-02-18

申请人： Hideki Nakaya ,  Kazuyoshi Ichihara ,  Yasuhide Senba ,  Mikio Nakagoshi ,  Kazunori Morimoto

发明人： Hideki Nakaya ,  Kazuyoshi Ichihara ,  Yasuhide Senba ,  Mikio Nakagoshi ,  Kazunori Morimoto

IPC分类号： B01D3/40 ,  C07C17/386 ,  C07C21/18 ,  C07D301/32 ,  C07D303/08

CPC分类号： C07C21/18 ,  B01D3/40 ,  C07C17/386 ,  C07D301/32 ,  C07D303/08

摘要： The present invention provides a novel method for separating hexafluoropropylene oxide (HFPO) from hexafluoropropylene (HFP), which is capable of reducing the burden on the environment. A mixture including HFPO and HFP is subjected to an extractive distillation operation using, as a solvent, at least one of a fluorine-containing saturated compound represented by the general formula CnHaFb (wherein n, a and b are integers which satisfy: n=3 to 8, 0≦a≦2n+1, and 1≦b≦2n+2) thereby separating into a first fraction including HFPO and a second fraction including HFP and the solvent. At least one of 1-bromopropane and 2-bromopropane may be u as the solvent in place of the fluorine-containing saturated compound.

摘要翻译： 本发明提供从六氟丙烯（HFP）中分离六氟环氧丙烷（HFPO）的新方法，其能够减轻环境负担。 使用HFPO和HFP的混合物进行萃取蒸馏操作，使用由通式CnHaFb表示的含氟饱和化合物（其中n，a和b为满足n = 3的整数）中的至少一种作为溶剂 至8,0和nlE; a＆nlE; 2n + 1和1＆nlE; b＆nlE; 2n + 2），从而分离成包含HFPO的第一级分和包括HFP和溶剂的第二级分。 1-溴丙烷和2-溴丙烷中的至少一种可以代替含氟饱和化合物作为溶剂。

公开(公告)号：USD295139S

公开(公告)日：1988-04-12

申请号：US748736

申请日：1985-06-25

申请人： Tooru Ohnishi ,  Kazunori Morimoto ,  Masaharu Katayama

设计人： Tooru Ohnishi ,  Kazunori Morimoto ,  Masaharu Katayama

公开(公告)号：US08508678B2

公开(公告)日：2013-08-13

申请号：US13063773

申请日：2009-06-17

申请人： Takehiko Sakai ,  Dai Chiba ,  Yoshiharu Kataoka ,  Takuya Watanabe ,  Shogo Nishiwaki ,  Kazunori Morimoto

发明人： Takehiko Sakai ,  Dai Chiba ,  Yoshiharu Kataoka ,  Takuya Watanabe ,  Shogo Nishiwaki ,  Kazunori Morimoto

IPC分类号： G02F1/1335

CPC分类号： G06F3/047 ,  G02F1/13338 ,  G02F1/13394

摘要： A liquid crystal display device includes an active matrix substrate (20a) including a plurality of first touch panel interconnects (19b) extending in parallel with each other, a counter substrate (30a) facing the active matrix substrate (20a) and including a plurality of second touch panel interconnects (25a) extending in parallel with each other in a direction intersecting the first touch panel interconnects (19b), a liquid crystal layer (40) provided between the active matrix substrate (20a) and the counter substrate (30a) with an alignment film (9a, 9b) being interposed between the liquid crystal layer (40) and each of the active matrix substrate (20a) and the counter substrate (30a), and a plurality of columnar touch pins (P) connected to the first or second touch panel interconnects (19b, 25a). Repellency to the alignment films (9a, 9b) is imparted to at least a portion of a top portion of each of the touch pins (P).

摘要翻译： 一种液晶显示装置，具备包括彼此平行延伸的多个第一触摸面板互连件（19b）的有源矩阵基板（20a），与该有源矩阵基板（20a）相对的对置基板（30a） 在与所述第一触摸面板互连（19b）相交的方向上彼此平行延伸的第二触摸面板互连（25a），设置在所述有源矩阵基板（20a）和所述对置基板（30a）之间的液晶层（40） 夹在液晶层（40）和有源矩阵基板（20a）和对置基板（30a）之间的取向膜（9a，9b）和多个与第一 或第二触摸面板互连（19b，25a）。 对每个触针（P）的顶部的至少一部分施加对取向膜（9a，9b）的斥力。