公开(公告)号：US20120248510A1

公开(公告)日：2012-10-04

申请号：US13077257

申请日：2011-03-31

申请人： Jung-Tzu HSU ,  Ching-Chung PAI ,  Yu-Hsien LIN ,  Jyh-Huei CHEN

发明人： Jung-Tzu HSU ,  Ching-Chung PAI ,  Yu-Hsien LIN ,  Jyh-Huei CHEN

IPC分类号： H01L29/772 ,  H01L21/28

CPC分类号： H01L29/4983 ,  H01L21/26586 ,  H01L29/66545 ,  H01L29/7834 ,  H01L29/7848

摘要： The disclosure provides methods and structures for preventing exposing polysilicon layer and silicon substrate on the substrate backside to polysilicon etching chemistry during removal of the dummy polysilicon layer in replacement gate structures. A thermal deposition process or processes are used to deposit a dielectric layer for offset spacers and/or a contact etch stop layer (CESL) to cover the polysilicon layer on the substrate backside. Such mechanisms reduce or eliminate particles originated at bevel of substrate backside, due to complete removal of the polysilicon layer at the backside bevel and the resultant etching of silicon substrate.

摘要翻译： 本公开提供了用于在替代栅极结构中去除虚设多晶硅层期间防止在衬底背面暴露多晶硅蚀刻化学物质的多晶硅层和硅衬底的方法和结构。 使用热沉积工艺或工艺沉积用于偏置间隔物和/或接触蚀刻停止层（CESL）的电介质层以覆盖衬底背面上的多晶硅层。 由于在后侧斜面处的多晶硅层的完全去除以及由此导致的硅衬底的蚀刻，这种机理减少或消除了源自衬底背面的斜面的颗粒。

公开(公告)号：US20120289040A1

公开(公告)日：2012-11-15

申请号：US13107636

申请日：2011-05-13

申请人： Chun-Hung HUANG ,  Yu-Hsien LIN ,  Ming-Yi LIN ,  Jyh-Huei CHEN

发明人： Chun-Hung HUANG ,  Yu-Hsien LIN ,  Ming-Yi LIN ,  Jyh-Huei CHEN

IPC分类号： H01L21/28

CPC分类号： H01L29/66545 ,  H01L21/28185 ,  H01L21/28202 ,  H01L21/823842 ,  H01L21/823857 ,  H01L29/165 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517 ,  H01L29/518 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/7833

摘要： An integrated circuit device and method for manufacturing an integrated circuit device is disclosed. The integrated circuit device comprises a core device and an input/output circuit. Each of the core device and input/output circuit includes a PMOS structure and an NMOS structure. Each of the PMOS includes a p-type metallic work function layer over a high-k dielectric layer, and each of the NMOS structure includes an n-type metallic work function layer over a high-k dielectric layer. There is an oxide layer under the high-k dielectric layer in the input/output circuit.

摘要翻译： 公开了一种用于制造集成电路器件的集成电路器件和方法。 集成电路装置包括核心装置和输入/输出电路。 核心器件和输入/输出电路中的每一个包括PMOS结构和NMOS结构。 每个PMOS包括在高k电介质层上的p型金属功函数层，并且每个NMOS结构包括在高k电介质层上的n型金属功函数层。 在输入/输出电路中的高k电介质层下方有氧化层。