公开(公告)号：US08813325B2

公开(公告)日：2014-08-26

申请号：US13084666

申请日：2011-04-12

申请人： Karthik Ramani ,  Nobumichi Fuchigami ,  Wim Deweerd ,  Hanhong Chen ,  Hiroyuki Ode

发明人： Karthik Ramani ,  Nobumichi Fuchigami ,  Wim Deweerd ,  Hanhong Chen ,  Hiroyuki Ode

IPC分类号： H01G7/00 ,  H01G4/12 ,  H01G4/33 ,  H01L49/02

CPC分类号： H01L28/40 ,  H01G4/1218 ,  H01G4/33 ,  H01L28/60 ,  H01L28/75 ,  Y10T29/43 ,  Y10T29/435 ,  Y10T29/49002

摘要： A method for fabricating a dynamic random access memory (DRAM) capacitor stack is disclosed wherein the stack includes a first electrode, a dielectric layer, and a second electrode. The first electrode is formed from a conductive binary metal compound and the conductive binary metal compound is annealed in a reducing atmosphere to promote the formation of a desired crystal structure. The binary metal compound may be a metal oxide. Annealing the metal oxide (i.e. molybdenum oxide) in a reducing atmosphere may result in the formation of a first electrode material (i.e. MoO2) with a rutile-phase crystal structure. This facilitates the formation of the rutile-phase crystal structure when TiO2 is used as the dielectric layer. The rutile-phase of TiO2 has a higher k value than the other possible crystal structures of TiO2 resulting in improved performance of the DRAM capacitor.

摘要翻译： 公开了一种用于制造动态随机存取存储器（DRAM）电容器堆叠的方法，其中堆叠包括第一电极，电介质层和第二电极。 第一电极由导电二元金属化合物形成，导电二元金属化合物在还原气氛中退火以促进所需晶体结构的形成。 二元金属化合物可以是金属氧化物。 在还原气氛中退火金属氧化物（即氧化钼）可导致形成具有金红石相晶体结构的第一电极材料（即MoO 2）。 当使用TiO 2作为电介质层时，这有助于金红石相晶体结构的形成。 TiO 2的金红石相具有比其他可能的TiO 2晶体结构更高的k值，从而改善了DRAM电容器的性能。

公开(公告)号：US20120262835A1

公开(公告)日：2012-10-18

申请号：US13084666

申请日：2011-04-12

申请人： Karthik Ramani ,  Nobumichi Fuchigami ,  Wim Deweerd ,  Hanhong Chen ,  Hiroyuki Ode

发明人： Karthik Ramani ,  Nobumichi Fuchigami ,  Wim Deweerd ,  Hanhong Chen ,  Hiroyuki Ode

IPC分类号： H01L21/02 ,  H01G4/008

CPC分类号： H01L28/40 ,  H01G4/1218 ,  H01G4/33 ,  H01L28/60 ,  H01L28/75 ,  Y10T29/43 ,  Y10T29/435 ,  Y10T29/49002

摘要： A method for fabricating a dynamic random access memory (DRAM) capacitor stack is disclosed wherein the stack includes a first electrode, a dielectric layer, and a second electrode. The first electrode is formed from a conductive binary metal compound and the conductive binary metal compound is annealed in a reducing atmosphere to promote the formation of a desired crystal structure. The binary metal compound may be a metal oxide. Annealing the metal oxide (i.e. molybdenum oxide) in a reducing atmosphere may result in the formation of a first electrode material (i.e. MoO2) with a rutile-phase crystal structure. This facilitates the formation of the rutile-phase crystal structure when TiO2 is used as the dielectric layer. The rutile-phase of TiO2 has a higher k value than the other possible crystal structures of TiO2 resulting in improved performance of the DRAM capacitor.

摘要翻译： 公开了一种用于制造动态随机存取存储器（DRAM）电容器堆叠的方法，其中堆叠包括第一电极，电介质层和第二电极。 第一电极由导电二元金属化合物形成，并且导电二元金属化合物在还原气氛中退火以促进所需晶体结构的形成。 二元金属化合物可以是金属氧化物。 在还原气氛中退火金属氧化物（即氧化钼）可导致形成具有金红石相晶体结构的第一电极材料（即MoO 2）。 当使用TiO 2作为电介质层时，这有助于金红石相晶体结构的形成。 TiO 2的金红石相具有比其他可能的TiO 2晶体结构更高的k值，从而改善了DRAM电容器的性能。

公开(公告)号：US08574983B2

公开(公告)日：2013-11-05

申请号：US13107081

申请日：2011-05-13

申请人： Karthik Ramani ,  Wim Deweerd ,  Hiroyuki Ode

发明人： Karthik Ramani ,  Wim Deweerd ,  Hiroyuki Ode

IPC分类号： H01L21/8242 ,  H01L21/8244 ,  H01L21/8234

CPC分类号： H01G4/33 ,  H01G4/008 ,  H01G4/306 ,  H01L28/75

摘要： A method for fabricating a dynamic random access memory (DRAM) capacitor includes forming a first electrode film. The first electrode film comprises a conductive binary metal compound and a dopant. The dopant may have a uniform or non-uniform concentration within the first electrode film. A high-k dielectric film is formed over the first electrode film. A second electrode film is formed over the dielectric film. The second electrode film comprises a conductive binary metal compound and a dopant. The dopant may have a uniform or non-uniform concentration within the second electrode film. The dopants and their distribution are chosen so that the crystal structure of the surface of the electrode is not degraded if the electrode is to be used as a templating structure for subsequent layer formation. Additionally, the dopants and their distribution are chosen so that the work function of the electrodes is not degraded.

摘要翻译： 一种用于制造动态随机存取存储器（DRAM）电容器的方法包括形成第一电极膜。 第一电极膜包括导电二元金属化合物和掺杂剂。 掺杂剂可以在第一电极膜内具有均匀或不均匀的浓度。 在第一电极膜上形成高k电介质膜。 在绝缘膜上形成第二电极膜。 第二电极膜包括导电二元金属化合物和掺杂剂。 掺杂剂可以在第二电极膜内具有均匀或不均匀的浓度。 选择掺杂剂及其分布，使得如果将电极用作后续层形成的模板结构，则电极表面的晶体结构不会降解。 此外，选择掺杂剂及其分布使得电极的功函数不降解。

公开(公告)号：US20120287553A1

公开(公告)日：2012-11-15

申请号：US13107081

申请日：2011-05-13

申请人： Karthik Ramani ,  Wim Deweerd ,  Hiroyuki Ode

发明人： Karthik Ramani ,  Wim Deweerd ,  Hiroyuki Ode

IPC分类号： H01G4/30 ,  H01G7/00

CPC分类号： H01G4/33 ,  H01G4/008 ,  H01G4/306 ,  H01L28/75

摘要： A method for fabricating a dynamic random access memory (DRAM) capacitor includes forming a first electrode film. The first electrode film comprises a conductive binary metal compound and a dopant. The dopant may have a uniform or non-uniform concentration within the first electrode film. A high-k dielectric film is formed over the first electrode film. A second electrode film is formed over the dielectric film. The second electrode film comprises a conductive binary metal compound and a dopant. The dopant may have a uniform or non-uniform concentration within the second electrode film. The dopants and their distribution are chosen so that the crystal structure of the surface of the electrode is not degraded if the electrode is to be used as a templating structure for subsequent layer formation. Additionally, the dopants and their distribution are chosen so that the work function of the electrodes is not degraded.

摘要翻译： 一种用于制造动态随机存取存储器（DRAM）电容器的方法包括形成第一电极膜。 第一电极膜包括导电二元金属化合物和掺杂剂。 掺杂剂可以在第一电极膜内具有均匀或不均匀的浓度。 在第一电极膜上形成高k电介质膜。 在绝缘膜上形成第二电极膜。 第二电极膜包括导电二元金属化合物和掺杂剂。 掺杂剂可以在第二电极膜内具有均匀或不均匀的浓度。 选择掺杂剂及其分布，使得如果将电极用作后续层形成的模板结构，则电极表面的晶体结构不会降解。 此外，选择掺杂剂及其分布使得电极的功函数不降解。

公开(公告)号：US08853049B2

公开(公告)日：2014-10-07

申请号：US13238349

申请日：2011-09-21

申请人： Wim Deweerd ,  Hanhong Chen ,  Hiroyuki Ode ,  Xiangxin Rui

发明人： Wim Deweerd ,  Hanhong Chen ,  Hiroyuki Ode ,  Xiangxin Rui

IPC分类号： H01L21/20 ,  H01L49/02 ,  H01L27/108

CPC分类号： H01L28/40 ,  H01L27/1085 ,  H01L28/60

摘要： A method for forming a DRAM MIM capacitor stack having low leakage current and low EOT involves the use of a first electrode that serves as a template for promoting the high k phase of a subsequently deposited first dielectric layer. The first high k dielectric layer comprises a doped material that can be crystallized after a subsequent annealing treatment. An amorphous, doped high k second dielectric material is form on the first dielectric layer. The dopant concentration and the thickness of the second dielectric layer are chosen such that the second dielectric layer remains amorphous after a subsequent annealing treatment. A second electrode layer compatible with the second dielectric layer is formed on the second dielectric layer.

摘要翻译： 用于形成具有低漏电流和低EOT的DRAM MIM电容器堆叠的方法涉及使用用作促进随后沉积的第一介电层的高k相的模板的第一电极。 第一高k电介质层包括可以在随后的退火处理后结晶的掺杂材料。 在第一介电层上形成非晶掺杂的高k第二介电材料。 选择掺杂剂浓度和第二介电层的厚度，使得第二电介质层在随后的退火处理之后保持无定形。 与第二电介质层相容的第二电极层形成在第二电介质层上。

公开(公告)号：US08772123B2

公开(公告)日：2014-07-08

申请号：US13237065

申请日：2011-09-20

申请人： Hanhong Chen ,  Sandra G. Malhotra ,  Wim Deweerd ,  Hiroyuki Ode

发明人： Hanhong Chen ,  Sandra G. Malhotra ,  Wim Deweerd ,  Hiroyuki Ode

IPC分类号： H01L21/20

CPC分类号： H01L28/40 ,  H01L21/02178 ,  H01L21/02181 ,  H01L21/02186 ,  H01L21/02189 ,  H01L21/02194 ,  H01L21/0228 ,  H01L27/1085 ,  H01L28/60

摘要： A method for forming a DRAM MIM capacitor stack having low leakage current and low EOT involves the use of an compound high k dielectric material. The dielectric material further comprises a dopant. One component of the compound high k dielectric material is present in a concentration between about 30 atomic % and about 80 atomic % and more preferably between about 40 atomic % and about 60 atomic %. In some embodiments, the compound high k dielectric material comprises an alloy of TiO2 and ZrO2 and further comprises a dopant of Al2O3. In some embodiments, the compound high k dielectric material comprises an admixture of TiO2 and HfO2 and further comprises a dopant of Al2O3.

摘要翻译： 用于形成具有低漏电流和低EOT的DRAM MIM电容器堆叠的方法涉及使用复合高k电介质材料。 电介质材料还包括掺杂剂。 复合高k介电材料的一个组分以约30原子％至约80原子％，更优选约40原子％至约60原子％的浓度存在。 在一些实施方案中，化合物高k介电材料包含TiO 2和ZrO 2的合金，并且还包含Al 2 O 3的掺杂剂。 在一些实施方案中，化合物高k介电材料包含TiO 2和HfO 2的混合物，并且还包含Al 2 O 3的掺杂剂。

公开(公告)号：US20130330902A1

公开(公告)日：2013-12-12

申请号：US13494693

申请日：2012-06-12

申请人： Hanhong Chen ,  Wim Deweerd ,  Edward L. Haywood ,  Sandra G. Malhotra ,  Hiroyuki Ode

发明人： Hanhong Chen ,  Wim Deweerd ,  Edward L. Haywood ,  Sandra G. Malhotra ,  Hiroyuki Ode

IPC分类号： H01L21/02

CPC分类号： H01L28/60 ,  H01L28/75

摘要： A metal oxide first electrode material for a MIM DRAM capacitor is formed wherein the first and/or second electrode materials or structures contain layers having one or more dopants up to a total doping concentration that will not prevent the electrode materials from crystallizing during a subsequent anneal step. Advantageously, the electrode doped with one or more of the dopants has a work function greater than about 5.0 eV. Advantageously, the electrode doped with one or more of the dopants has a resistivity less than about 1000 μΩ cm. Advantageously, the electrode materials are conductive molybdenum oxide.

摘要翻译： 形成用于MIM DRAM电容器的金属氧化物第一电极材料，其中第一和/或第二电极材料或结构包含具有一个或多个掺杂剂的层，直到总掺杂浓度，其将不会阻止电极材料在随后的退火期间结晶 步。 有利地，掺杂有一种或多种掺杂剂的电极具有大于约5.0eV的功函数。 有利地，掺杂有一种或多种掺杂剂的电极具有小于约1000μΩmΩ的电阻率。 有利地，电极材料是导电性氧化钼。

公开(公告)号：US08815677B2

公开(公告)日：2014-08-26

申请号：US13159842

申请日：2011-06-14

申请人： Hanhong Chen ,  Wim Deweerd ,  Xiangxin Rui ,  Sandra Malhotra ,  Hiroyuki Ode

发明人： Hanhong Chen ,  Wim Deweerd ,  Xiangxin Rui ,  Sandra Malhotra ,  Hiroyuki Ode

IPC分类号： H01L21/8242 ,  H01L21/20

CPC分类号： H01L28/40

摘要： A method for processing dielectric materials and electrodes to decrease leakage current is disclosed. The method includes a post dielectric anneal treatment in an oxidizing atmosphere to reduce the concentration of oxygen vacancies in the dielectric material. The method further includes a post metallization anneal treatment in an oxidizing atmosphere to reduce the concentration of interface states at the electrode/dielectric interface and to further reduce the concentration of oxygen vacancies in the dielectric material.

摘要翻译： 公开了一种用于处理电介质材料和电极以减少泄漏电流的方法。 该方法包括在氧化气氛中的后介电退火处理，以降低电介质材料中氧空位的浓度。 该方法还包括在氧化气氛中的后金属化退火处理，以减少电极/电介质界面处的界面态的浓度，并进一步降低电介质材料中氧空位的浓度。

公开(公告)号：US08765569B2

公开(公告)日：2014-07-01

申请号：US13160132

申请日：2011-06-14

申请人： Hanhong Chen ,  Wim Deweerd ,  Hiroyuki Ode

发明人： Hanhong Chen ,  Wim Deweerd ,  Hiroyuki Ode

IPC分类号： H01L21/20 ,  H01L21/8242 ,  H01L21/329

CPC分类号： H01L28/65 ,  H01L28/75

摘要： A metal oxide bilayer second electrode for a MIM DRAM capacitor is formed wherein the layer of the electrode that is in contact with the dielectric layer (i.e. bottom layer) has a desired composition and crystal structure. An example is crystalline MoO2 if the dielectric layer is TiO2 in the rutile phase. The other component of the bilayer (i.e. top layer) is a sub-oxide of the same material as the bottom layer. The top layer serves to protect the bottom layer from oxidation during subsequent PMA or other DRAM fabrication steps by reacting with any oxygen species before they can reach the bottom layer of the bilayer second electrode.

摘要翻译： 形成用于MIM DRAM电容器的金属氧化物双层第二电极，其中与电介质层（即，底层）接触的电极层具有期望的组成和晶体结构。 如果电介质层是金红石相中的TiO 2，那么结晶MoO2就是一个例子。 双层的另一部分（即顶层）是与底层相同的材料的次氧化物。 顶层用于在随后的PMA或其它DRAM制造步骤期间通过与任何氧物种反应而在它们可以到达双层第二电极的底层之前保护底层免受氧化。

公开(公告)号：US08722504B2

公开(公告)日：2014-05-13

申请号：US13238218

申请日：2011-09-21

申请人： Wim Deweerd ,  Hiroyuki Ode

发明人： Wim Deweerd ,  Hiroyuki Ode

IPC分类号： H01L21/20

CPC分类号： H01L27/1085 ,  H01L28/40

摘要： A method for reducing leakage current in DRAM capacitor stacks by introducing dielectric interface layers between the electrodes and the bulk dielectric material. The dielectric interface layers are typically amorphous dielectric materials with a k value between about 10 and about 30 and are less than about 1.5 nm in thickness. Advantageously, the thickness of each of the dielectric interface layers is less than 1.0 nm. In some cases, only a single dielectric interface layer is used between the bulk dielectric material and the second electrode.

摘要翻译： 一种通过在电极和体电介质材料之间引入电介质界面层来减少DRAM电容器堆叠中的漏电流的方法。 介电界面层通常是k值在约10和约30之间并且厚度小于约1.5nm的非晶介质材料。 有利地，每个介电界面层的厚度小于1.0nm。 在一些情况下，在体电介质材料和第二电极之间仅使用单个电介质界面层。