公开(公告)号：US20070051698A1

公开(公告)日：2007-03-08

申请号：US11162271

申请日：2005-09-05

申请人： Kevin CK Wang ,  Jiunn-Hsiung Liao

发明人： Kevin CK Wang ,  Jiunn-Hsiung Liao

IPC分类号： C23F1/00 ,  H01L21/302 ,  H01L21/306

CPC分类号： H01L21/0274

摘要： A photoresist trimming process is described. An etcher equipped with an etching chamber, a wafer holder, a TCP source and a TCP window is provided. After plasma is generated in the etching chamber, the etching chamber is heated without a wafer therein, and the temperature at the TCP window is monitored simultaneously. It is started, at any time after the temperature at the TCP window reaches a predetermined one, to treat wafers with photoresist layers to be trimmed thereon through the etching chamber.

摘要翻译： 描述光致抗蚀剂修剪工艺。 提供一种装备有蚀刻室，晶片保持器，TCP源和TCP窗口的蚀刻器。 在蚀刻室中产生等离子体之后，加热蚀刻室而没有晶片，并同时监视TCP窗口的温度。 在TCP窗口的温度达到预定值之后的任何时间开始，通过蚀刻室处理具有待修整的光致抗蚀剂层的晶片。

公开(公告)号：US08704294B2

公开(公告)日：2014-04-22

申请号：US13158479

申请日：2011-06-13

申请人： Po-Jui Liao ,  Tsung-Lung Tsai ,  Chien-Ting Lin ,  Shao-Hua Hsu ,  Yeng-Peng Wang ,  Chun-Hsien Lin ,  Chan-Lon Yang ,  Guang-Yaw Hwang ,  Shin-Chi Chen ,  Hung-Ling Shih ,  Jiunn-Hsiung Liao ,  Chia-Wen Liang

发明人： Po-Jui Liao ,  Tsung-Lung Tsai ,  Chien-Ting Lin ,  Shao-Hua Hsu ,  Yeng-Peng Wang ,  Chun-Hsien Lin ,  Chan-Lon Yang ,  Guang-Yaw Hwang ,  Shin-Chi Chen ,  Hung-Ling Shih ,  Jiunn-Hsiung Liao ,  Chia-Wen Liang

IPC分类号： H01L29/66

CPC分类号： H01L29/78 ,  H01L21/823842 ,  H01L21/82385 ,  H01L29/66545

摘要： A method of manufacturing a semiconductor device having metal gate includes providing a substrate having a first transistor and a second transistor formed thereon, the first transistor having a first gate trench formed therein, forming a first work function metal layer in the first gate trench, forming a sacrificial masking layer in the first gate trench, removing a portion of the sacrificial masking layer to expose a portion of the first work function metal layer, removing the exposed first function metal layer to form a U-shaped work function metal layer in the first gate trench, and removing the sacrificial masking layer. The first transistor includes a first conductivity type and the second transistor includes a second conductivity type. The first conductivity type and the second conductivity type are complementary.

摘要翻译： 一种制造具有金属栅极的半导体器件的方法包括：提供具有形成在其上的第一晶体管和第二晶体管的衬底，所述第一晶体管具有形成在其中的第一栅极沟槽，在所述第一栅极沟槽中形成第一功函数金属层， 在第一栅极沟槽中的牺牲掩模层，去除牺牲掩模层的一部分以暴露第一功函数金属层的一部分，去除暴露的第一功能金属层，以在第一栅极沟槽中的第一栅极沟槽中形成U形功函数金属层 栅极沟槽，以及去除牺牲掩模层。 第一晶体管包括第一导电类型，第二晶体管包括第二导电类型。 第一导电类型和第二导电类型是互补的。

公开(公告)号：US08673544B2

公开(公告)日：2014-03-18

申请号：US13431945

申请日：2012-03-27

申请人： Pei-Yu Chou ,  Jiunn-Hsiung Liao

发明人： Pei-Yu Chou ,  Jiunn-Hsiung Liao

IPC分类号： G03F7/26

CPC分类号： H01L21/31144 ,  H01L21/0337 ,  H01L21/0338

摘要： A method for forming openings is provided. First, a substrate with a silicon-containing photo resist layer thereon is provided. Second, a first photo resist pattern is formed on the silicon-containing photo resist layer. Later, a first etching procedure is carried out on the silicon-containing photo resist layer to form a plurality of first openings by using the first photo resist pattern as an etching mask. Next, a second photo resist pattern is formed on the silicon-containing photo resist layer. Then, a second etching procedure is carried out on the silicon-containing photo resist layer to form a plurality of second openings by using the second photo resist pattern as an etching mask.

摘要翻译： 提供一种形成开口的方法。 首先，提供其上具有含硅光刻胶层的基板。 其次，在含硅光致抗蚀剂层上形成第一光刻胶图案。 然后，通过使用第一光致抗蚀剂图案作为蚀刻掩模，在含硅光致抗蚀剂层上进行第一蚀刻步骤以形成多个第一开口。 接下来，在含硅光致抗蚀剂层上形成第二光致抗蚀剂图案。 然后，通过使用第二光致抗蚀剂图案作为蚀刻掩模，在含硅光致抗蚀剂层上进行第二蚀刻步骤以形成多个第二开口。

公开(公告)号：US20140073104A1

公开(公告)日：2014-03-13

申请号：US13609213

申请日：2012-09-10

申请人： Chieh-Te Chen ,  Yi-Po Lin ,  Jiunn-Hsiung Liao ,  Feng-Yi Chang ,  Shang-Yuan Tsai

发明人： Chieh-Te Chen ,  Yi-Po Lin ,  Jiunn-Hsiung Liao ,  Feng-Yi Chang ,  Shang-Yuan Tsai

IPC分类号： H01L21/336

CPC分类号： H01L21/76816 ,  H01L21/31144 ,  H01L21/76895 ,  H01L2924/0002 ,  H01L2924/00

摘要： A manufacturing method of a semiconductor device is disclosed in the present invention. First, at least one gate structure and plurality of source/drain regions on a substrate are formed, a dielectric layer is then formed on the substrate, a first contact hole and a second contact hole are formed in the dielectric layer, respectively on the gate structure and the source/drain region, and a third contact hole is formed in the dielectric layer, wherein the third contact hole overlaps the first contact hole and the second contact hole.

摘要翻译： 在本发明中公开了一种半导体器件的制造方法。 首先，在衬底上形成至少一个栅极结构和多个源极/漏极区域，然后在衬底上形成电介质层，在电介质层中分别在栅极上形成第一接触孔和第二接触孔 结构和源极/漏极区，以及在电介质层中形成第三接触孔，其中第三接触孔与第一接触孔和第二接触孔重叠。

公开(公告)号：US08552503B2

公开(公告)日：2013-10-08

申请号：US12957304

申请日：2010-11-30

申请人： Guang-Yaw Hwang ,  Ling-Chun Chou ,  I-Chang Wang ,  Shin-Chuan Huang ,  Jiunn-Hsiung Liao ,  Shin-Chi Chen ,  Pau-Chung Lin ,  Chiu-Hsien Yeh ,  Chin-Cheng Chien ,  Chieh-Te Chen

发明人： Guang-Yaw Hwang ,  Ling-Chun Chou ,  I-Chang Wang ,  Shin-Chuan Huang ,  Jiunn-Hsiung Liao ,  Shin-Chi Chen ,  Pau-Chung Lin ,  Chiu-Hsien Yeh ,  Chin-Cheng Chien ,  Chieh-Te Chen

IPC分类号： H01L29/76 ,  H01L29/94 ,  H01L31/062 ,  H01L31/113 ,  H01L31/119

CPC分类号： H01L27/088 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/165 ,  H01L29/66636 ,  H01L29/7848

摘要： A strained silicon substrate structure includes a first transistor and a second transistor disposed on a substrate. The first transistor includes a first gate structure and two first source/drain regions disposed at two sides of the first gate structure. A first source/drain to gate distance is between each first source/drain region and the first gate structure. The second transistor includes a second gate structure and two source/drain doped regions disposed at two side of the second gate structure. A second source/drain to gate distance is between each second source/drain region and the second gate structure. The first source/drain to gate distance is smaller than the second source/drain to gate distance.

摘要翻译： 应变硅衬底结构包括设置在衬底上的第一晶体管和第二晶体管。 第一晶体管包括第一栅极结构和设置在第一栅极结构的两侧的两个第一源极/漏极区域。 第一源极/漏极到栅极间距在每个第一源极/漏极区域和第一栅极结构之间。 第二晶体管包括第二栅极结构和设置在第二栅极结构的两侧的两个源极/漏极掺杂区域。 第二源极/漏极到栅极间距在每个第二源极/漏极区域和第二栅极结构之间。 第一源极/漏极到栅极距离小于第二源极/漏极到栅极距离。

公开(公告)号：US08323877B2

公开(公告)日：2012-12-04

申请号：US12947139

申请日：2010-11-16

申请人： Ming-Da Hsieh ,  Yu-Tsung Lai ,  Jiunn-Hsiung Liao

发明人： Ming-Da Hsieh ,  Yu-Tsung Lai ,  Jiunn-Hsiung Liao

IPC分类号： G03F7/26

CPC分类号： H01L21/76811 ,  G03F7/094 ,  H01L21/31138 ,  H01L21/31144 ,  H01L21/76802

摘要： A patterning method and a method for fabricating a dual damascene opening are described, wherein the patterning method includes following steps. An organic layer, a silicon-containing mask layer and a patterned photoresist layer are formed on a material layer in sequence. The silicon-containing mask layer is removed using the patterned photoresist layer as a mask. A reactive gas is used for conducting an etching step so as to remove the organic layer with the silicon-containing mask layer as a mask, wherein the reactive gas contains no oxygen species. The material layer is removed using the organic layer as a mask, so that an opening is formed in the material layer. The organic layer is then removed.

摘要翻译： 描述了用于制造双镶嵌开口的图案化方法和方法，其中图案化方法包括以下步骤。 在材料层上依次形成有机层，含硅掩模层和图案化的光致抗蚀剂层。 使用图案化的光致抗蚀剂层作为掩模去除含硅掩模层。 使用反应性气体进行蚀刻步骤，以便以含硅掩模层作为掩模去除有机层，其中反应气体不含氧物质。 使用有机层作为掩模去除材料层，从而在材料层中形成开口。 然后除去有机层。

公开(公告)号：US20120220113A1

公开(公告)日：2012-08-30

申请号：US13033616

申请日：2011-02-24

申请人： Po-Jui Liao ,  Tsung-Lung Tsai ,  Chien-Ting Lin ,  Shao-Hua Hsu ,  Shui-Yen Lu ,  Pei-Yu Chou ,  Shin-Chi Chen ,  Jiunn-Hsiung Liao ,  Shang-Yuan Tsai ,  Chan-Lon Yang ,  Teng-Chun Tsai ,  Chun-Hsien Lin

发明人： Po-Jui Liao ,  Tsung-Lung Tsai ,  Chien-Ting Lin ,  Shao-Hua Hsu ,  Shui-Yen Lu ,  Pei-Yu Chou ,  Shin-Chi Chen ,  Jiunn-Hsiung Liao ,  Shang-Yuan Tsai ,  Chan-Lon Yang ,  Teng-Chun Tsai ,  Chun-Hsien Lin

IPC分类号： H01L21/28

CPC分类号： H01L29/66545 ,  H01L21/82345 ,  H01L21/823842 ,  H01L29/4966

摘要： The present invention provides a method of manufacturing semiconductor device having metal gate. First, a substrate is provided. A first conductive type transistor having a first sacrifice gate and a second conductive type transistor having a second sacrifice gate are disposed on the substrate. The first sacrifice gate is removed to form a first trench and then a first metal layer and a first material layer are formed in the first trench. Next, the first metal layer and the first material layer are flattened. The second sacrifice gate is removed to form a second trench and then a second metal layer and a second material layer are formed in the second trench. Lastly, the second metal layer and the second material layer are flattened.

摘要翻译： 本发明提供一种制造具有金属栅极的半导体器件的方法。 首先，提供基板。 具有第一牺牲栅极的第一导电型晶体管和具有第二牺牲栅极的第二导电型晶体管设置在衬底上。 去除第一牺牲栅极以形成第一沟槽，然后在第一沟槽中形成第一金属层和第一材料层。 接下来，第一金属层和第一材料层变平。 去除第二牺牲栅极以形成第二沟槽，然后在第二沟槽中形成第二金属层和第二材料层。 最后，第二金属层和第二材料层变平。

公开(公告)号：US20120122035A1

公开(公告)日：2012-05-17

申请号：US12947139

申请日：2010-11-16

申请人： MING-DA HSIEH ,  Yu-Tsung Lai ,  Jiunn-Hsiung Liao

发明人： MING-DA HSIEH ,  Yu-Tsung Lai ,  Jiunn-Hsiung Liao

IPC分类号： G03F7/20

CPC分类号： H01L21/76811 ,  G03F7/094 ,  H01L21/31138 ,  H01L21/31144 ,  H01L21/76802

摘要： A patterning method and a method for fabricating a dual damascene opening are described, wherein the patterning method includes following steps. An organic layer, a silicon-containing mask layer and a patterned photoresist layer are formed on a material layer in sequence. The silicon-containing mask layer is removed using the patterned photoresist layer as a mask. A reactive gas is used for conducting an etching step so as to remove the organic layer with the silicon-containing mask layer as a mask, wherein the reactive gas contains no oxygen species. The material layer is removed using the organic layer as a mask, so that an opening is formed in the material layer. The organic layer is then removed.

摘要翻译： 描述了用于制造双镶嵌开口的图案化方法和方法，其中图案化方法包括以下步骤。 在材料层上依次形成有机层，含硅掩模层和图案化的光致抗蚀剂层。 使用图案化的光致抗蚀剂层作为掩模去除含硅掩模层。 使用反应性气体进行蚀刻步骤，以便以含硅掩模层作为掩模去除有机层，其中反应气体不含氧物质。 使用有机层作为掩模去除材料层，从而在材料层中形成开口。 然后除去有机层。

公开(公告)号：US20100105205A1

公开(公告)日：2010-04-29

申请号：US12259033

申请日：2008-10-27

申请人： Chang-Hsiao Lee ,  Shih-Fang Tzou ,  Ming-Da Hsieh ,  Yu-Tsung Lai ,  Jyh-Cherng Yau ,  Jiunn-Hsiung Liao

发明人： Chang-Hsiao Lee ,  Shih-Fang Tzou ,  Ming-Da Hsieh ,  Yu-Tsung Lai ,  Jyh-Cherng Yau ,  Jiunn-Hsiung Liao

IPC分类号： H01L21/44 ,  C11D3/28

CPC分类号： C11D11/0047 ,  C11D7/08 ,  C11D7/3281 ,  H01L21/02063 ,  H01L21/76811 ,  H01L21/76813 ,  H01L21/76814

摘要： A semiconductor process is provided. First, a metal layer, a dielectric layer and a patterned hard mask layer are sequentially formed on a substrate. Thereafter, a portion of the dielectric layer is removed to form an opening exposing the metal layer. Afterwards, a cleaning solution is used to clean the opening. The cleaning solution includes a triazole compound with a content of 0.00275 to 3 wt %, sulfuric acid with a content of 1 to 10 wt %, hydrofluoric acid with a content of 1 to 200 ppm and water.

摘要翻译： 提供半导体工艺。 首先，在基板上依次形成金属层，电介质层和图案化的硬掩模层。 此后，去除介电层的一部分以形成露出金属层的开口。 之后，使用清洁溶液清洁开口。 清洗液含有含量为0.00275〜3重量％的三唑化合物，含量为1〜10重量％的硫酸，含量为1〜200ppm的氢氟酸和水。

公开(公告)号：US07544623B2

公开(公告)日：2009-06-09

申请号：US11530886

申请日：2006-09-11

申请人： Pei-Yu Chou ,  Wen-Chou Tsai ,  Jiunn-Hsiung Liao

发明人： Pei-Yu Chou ,  Wen-Chou Tsai ,  Jiunn-Hsiung Liao

IPC分类号： H01L21/302 ,  H01L21/461

CPC分类号： H01L21/76802 ,  H01L21/0271 ,  H01L21/0338 ,  H01L21/31138 ,  H01L21/31144

摘要： A method for fabricating a contact hole is provided. A semiconductor substrate having thereon a conductive region is prepared. A dielectric layer is deposited on the semiconductor substrate and the conductive region. An etching resistive layer is coated on the dielectric layer. A silicon-containing hard mask bottom anti-reflection coating (SHB) layer is then coated on the etching resistive layer. A photoresist layer is then coated on the SHB layer. A lithographic process is performed to form a first opening in the photoresist layer. Using the photoresist layer as a hard mask, the SHB layer is etched through the first opening, thereby forming a shrunk, tapered second opening in the SHB layer. Using the etching resistive layer as an etching hard mask, etching the dielectric layer through the second opening to form a contact hole in the dielectric layer.

摘要翻译： 提供一种制造接触孔的方法。 制备其上具有导电区域的半导体衬底。 介电层沉积在半导体衬底和导电区域上。 在电介质层上涂覆有蚀刻电阻层。 然后将含硅硬掩模底部防反射涂层（SHB）层涂覆在蚀刻电阻层上。 然后将光致抗蚀剂层涂覆在SHB层上。 执行光刻工艺以在光致抗蚀剂层中形成第一开口。 使用光致抗蚀剂层作为硬掩模，通过第一开口蚀刻SHB层，从而在SHB层中形成收缩的锥形第二开口。 使用蚀刻电阻层作为蚀刻硬掩模，通过第二开口蚀刻电介质层，以在电介质层中形成接触孔。