公开(公告)号：US20130069152A1

公开(公告)日：2013-03-21

申请号：US13234422

申请日：2011-09-16

申请人： Ki Hong Lee ,  Seung Ho Pyi ,  II Young Kwon ,  Jin Ho Bin

发明人： Ki Hong Lee ,  Seung Ho Pyi ,  II Young Kwon ,  Jin Ho Bin

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L27/11582 ,  G11C16/0483 ,  G11C16/10 ,  G11C16/14 ,  G11C16/26 ,  H01L21/02532 ,  H01L21/02595 ,  H01L21/2236 ,  H01L21/26513 ,  H01L21/324 ,  H01L27/11524 ,  H01L27/11556 ,  H01L27/1157 ,  H01L29/04 ,  H01L29/0847 ,  H01L29/1037 ,  H01L29/16 ,  H01L29/66833 ,  H01L29/7926

摘要： A 3D structured nonvolatile semiconductor memory devices and methods for manufacturing are disclosed. One such device includes an n+ region at a source/drain region; a p+ region at the source/drain region; and a diffusion barrier material between the n+ region and the p+ region. The n+ region is substantially isolated from the p+ region.

摘要翻译： 公开了一种3D结构的非易失性半导体存储器件及其制造方法。 一个这样的器件包括在源极/漏极区域的n +区域; 源/漏区的p +区; 以及在n +区域和p +区域之间的扩散阻挡材料。 n +区域基本上与p +区隔离。

公开(公告)号：US08709894B2

公开(公告)日：2014-04-29

申请号：US13234422

申请日：2011-09-16

申请人： Ki Hong Lee ,  Seung Ho Pyi ,  Il Young Kwon ,  Jin Ho Bin

发明人： Ki Hong Lee ,  Seung Ho Pyi ,  Il Young Kwon ,  Jin Ho Bin

IPC分类号： H01L21/336

CPC分类号： H01L27/11582 ,  G11C16/0483 ,  G11C16/10 ,  G11C16/14 ,  G11C16/26 ,  H01L21/02532 ,  H01L21/02595 ,  H01L21/2236 ,  H01L21/26513 ,  H01L21/324 ,  H01L27/11524 ,  H01L27/11556 ,  H01L27/1157 ,  H01L29/04 ,  H01L29/0847 ,  H01L29/1037 ,  H01L29/16 ,  H01L29/66833 ,  H01L29/7926

摘要： A 3D structured nonvolatile semiconductor memory devices and methods for manufacturing are disclosed. One such device includes an n+ region at a source/drain region; a p+ region at the source/drain region; and a diffusion barrier material between the n+ region and the p+ region. The n+ region is substantially isolated from the p+ region.

摘要翻译： 公开了一种3D结构的非易失性半导体存储器件及其制造方法。 一个这样的器件包括在源极/漏极区域的n +区域; 源/漏区的p +区; 以及在n +区域和p +区域之间的扩散阻挡材料。 n +区域基本上与p +区隔离。

公开(公告)号：US08698231B2

公开(公告)日：2014-04-15

申请号：US13600190

申请日：2012-08-30

申请人： Ki Hong Lee ,  Seung Ho Pyi ,  Jin Ho Bin

发明人： Ki Hong Lee ,  Seung Ho Pyi ,  Jin Ho Bin

IPC分类号： H01L21/20 ,  H01L29/78

CPC分类号： H01L27/11582

摘要： A semiconductor device includes vertical channel layers, a pipe channel layer coupling bottoms of the vertical channel layers, a pipe gate contacting a bottom surface and side surfaces of the pipe channel layer, and a dummy pipe gate formed of a non-conductive material and contacting a top surface of the pipe channel layer.

摘要翻译： 半导体器件包括垂直沟道层，连接垂直沟道层的底部的管道沟道层，与底部表面接触的管道和管道沟道层的侧表面，以及由非导电材料形成的虚拟管栅极和接触 管道通道层的顶表面。

公开(公告)号：US09209291B2

公开(公告)日：2015-12-08

申请号：US13601355

申请日：2012-08-31

申请人： Jin Ho Bin ,  Ki Hong Lee

发明人： Jin Ho Bin ,  Ki Hong Lee

IPC分类号： H01L27/115 ,  H01L29/78 ,  H01L29/66 ,  H01L29/792

CPC分类号： H01L29/7926 ,  H01L27/1158 ,  H01L27/11582 ,  H01L29/66833 ,  H01L29/78

摘要： A three-dimensional (3D) semiconductor device includes first interlayer dielectric layers and word lines that are alternately stacked on a substrate; select lines formed on the first interlayer dielectric layers and the word lines; etch stop patterns formed on the select lines to contact the select lines; channel holes formed to pass through the select lines, the first interlayer dielectric layers, and the word lines; channel layers formed on surfaces of the channel holes; insulating layers formed in the channel holes, the insulating layers having an upper surface that is lower than upper surfaces of the etch stop patterns; impurity-doped layers formed in channel holes on upper surface of the insulating layers; and a second interlayer dielectric layer formed over the etch stop patterns and the impurity-doped layers.

摘要翻译： 三维（3D）半导体器件包括交替堆叠在衬底上的第一层间电介质层和字线; 形成在第一层间电介质层和字线上的选择线; 形成在选择线上以接触选择线的蚀刻停止图案; 形成为通过选择线，第一层间电介质层和字线的通道孔; 通道层形成在通道孔的表面上; 绝缘层形成在通道孔中，绝缘层具有比蚀刻停止图案的上表面低的上表面; 在绝缘层的上表面的通道孔中形成杂质掺杂层; 以及形成在蚀刻停止图案和杂质掺杂层之上的第二层间介电层。