公开(公告)号：US09165839B2

公开(公告)日：2015-10-20

申请号：US13418538

申请日：2012-03-13

申请人： King-Yuen Wong ,  Chun-Wei Hsu ,  Chen-Ju Yu ,  Fu-Wei Yao ,  Jiun-Lei Jerry Yu ,  Fu-Chih Yang ,  Po-Chih Chen

发明人： King-Yuen Wong ,  Chun-Wei Hsu ,  Chen-Ju Yu ,  Fu-Wei Yao ,  Jiun-Lei Jerry Yu ,  Fu-Chih Yang ,  Po-Chih Chen

IPC分类号： H01L29/778 ,  H01L21/8252 ,  H01L29/66 ,  H01L29/10 ,  H01L27/06 ,  H01L27/02 ,  H01L29/20

CPC分类号： H01L27/0255 ,  H01L21/02381 ,  H01L21/0254 ,  H01L21/26513 ,  H01L21/26546 ,  H01L21/30612 ,  H01L21/76877 ,  H01L21/76898 ,  H01L21/8252 ,  H01L21/8258 ,  H01L23/5226 ,  H01L27/0605 ,  H01L29/1075 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/6609 ,  H01L29/66462 ,  H01L29/7787 ,  H01L29/861

摘要： The present disclosure provides a semiconductor device. The semiconductor device includes a silicon substrate. A first III-V compound layer is disposed over the silicon substrate. A second III-V compound layer is disposed over the first III-V compound layer. The semiconductor device includes a transistor disposed over the first III-V compound layer and partially in the second III-V compound layer. The semiconductor device includes a diode disposed in the silicon substrate. The semiconductor device includes a via coupled to the diode and extending through at least the first III-V compound layer. The via is electrically coupled to the transistor or disposed adjacent to the transistor.

摘要翻译： 本发明提供一种半导体器件。 半导体器件包括硅衬底。 第一III-V化合物层设置在硅衬底上。 第二III-V化合物层设置在第一III-V化合物层上。 半导体器件包括设置在第一III-V化合物层上并部分地在第二III-V化合物层中的晶体管。 半导体器件包括设置在硅衬底中的二极管。 半导体器件包括连接到二极管并延伸穿过至少第一III-V复合层的通孔。 通孔电耦合到晶体管或与晶体管相邻设置。

公开(公告)号：US08748942B2

公开(公告)日：2014-06-10

申请号：US13544711

申请日：2012-07-09

申请人： King-Yuen Wong ,  Chen-Ju Yu ,  Fu-Wei Yao ,  Jiun-Lei Jerry Yu ,  Fu-Chih Yang ,  Po-Chih Chen ,  Chun-Wei Hsu

发明人： King-Yuen Wong ,  Chen-Ju Yu ,  Fu-Wei Yao ,  Jiun-Lei Jerry Yu ,  Fu-Chih Yang ,  Po-Chih Chen ,  Chun-Wei Hsu

IPC分类号： H01L29/66

CPC分类号： H01L29/66462 ,  H01L21/0254 ,  H01L27/14689 ,  H01L29/1033 ,  H01L29/1608 ,  H01L29/2003 ,  H01L29/42364 ,  H01L29/7787

摘要： A semiconductor structure includes a first III-V compound layer. A second III-V compound layer is disposed on the first III-V compound layer and is different from the first III-V compound layer in composition. A source feature and a drain feature are disposed on the second III-V compound layer. A gate electrode is disposed over the second III-V compound layer between the source feature and the drain feature. A fluorine region is embedded in the second III-V compound layer under the gate electrode. A gate dielectric layer is disposed over the second III-V compound layer. The gate dielectric layer has a fluorine segment on the fluorine region and under at least a portion of the gate electrode.

摘要翻译： 半导体结构包括第一III-V族化合物层。 第二III-V化合物层设置在第一III-V化合物层上，并且与组合物中的第一III-V化合物层不同。 源特征和漏极特征设置在第二III-V复合层上。 栅电极设置在源特征和漏极特征之间的第二III-V化合物层之上。 在栅电极下方的第二III-V化合物层中嵌入有氟区。 栅介质层设置在第二III-V化合物层上。 栅极电介质层在氟区域上具有氟链段，并且在栅电极的至少一部分下方具有氟链段。

公开(公告)号：US09111905B2

公开(公告)日：2015-08-18

申请号：US13434431

申请日：2012-03-29

申请人： Fu-Wei Yao ,  Chen-Ju Yu ,  King-Yuen Wong ,  Chun-Wei Hsu ,  Jiun-Lei Jerry Yu ,  Fu-Chih Yang ,  Chun Lin Tsai

发明人： Fu-Wei Yao ,  Chen-Ju Yu ,  King-Yuen Wong ,  Chun-Wei Hsu ,  Jiun-Lei Jerry Yu ,  Fu-Chih Yang ,  Chun Lin Tsai

IPC分类号： H01L29/66 ,  H01L29/417 ,  H01L29/778 ,  H01L29/08

CPC分类号： H01L29/452 ,  H01L21/0254 ,  H01L21/02543 ,  H01L21/02546 ,  H01L21/28575 ,  H01L29/0843 ,  H01L29/20 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/41725 ,  H01L29/66462 ,  H01L29/7786 ,  H01L29/7787

摘要： A high electron mobility transistor (HEMT) includes a first III-V compound layer. A second III-V compound layer is disposed on the first III-V compound layer and is different from the first III-V compound layer in composition. A carrier channel is located between the first III-V compound layer and the second III-V compound layer. A salicide source feature and a salicide drain feature are in contact with the first III-V compound layer through the second III-V compound layer. A gate electrode is disposed over a portion of the second III-V compound layer between the salicide source feature and the salicide drain feature.

摘要翻译： 高电子迁移率晶体管（HEMT）包括第一III-V族化合物层。 第二III-V化合物层设置在第一III-V化合物层上，并且与组合物中的第一III-V化合物层不同。 载体通道位于第一III-V化合物层和第二III-V化合物层之间。 自杀剂源特征和自杀物排放特征通过第二III-V化合物层与第一III-V化合物层接触。 栅极电极设置在第一III-V化合物层的一部分之间，位于自对准硅化物源特征和自对准硅化物漏极特征之间。

公开(公告)号：US08624296B1

公开(公告)日：2014-01-07

申请号：US13571136

申请日：2012-08-09

申请人： King-Yuen Wong ,  Chen-Ju Yu ,  Fu-Wei Yao ,  Jiun-Lei Jerry Yu ,  Po-Chih Chen ,  Fu-Chih Yang

发明人： King-Yuen Wong ,  Chen-Ju Yu ,  Fu-Wei Yao ,  Jiun-Lei Jerry Yu ,  Po-Chih Chen ,  Fu-Chih Yang

IPC分类号： H01L29/66 ,  H01L29/15

CPC分类号： H01L29/66462 ,  H01L29/2003 ,  H01L29/7787

摘要： A semiconductor structure includes a first III-V compound layer. A second III-V compound layer is disposed on the first III-V compound layer and is different from the first III-V compound layer in composition. The second III-V compound layer has a top surface. A source feature and a drain feature are disposed on the second III-V compound layer. A gate electrode is disposed over the second III-V compound layer between the source feature and the drain feature. A fluorine region is embedded in the second III-V compound layer under the gate electrode. The fluorine region has a top surface lower than the top surface of the second III-V compound layer. A gate dielectric layer is disposed under at least a portion of the gate electrode and over the fluorine region.

摘要翻译： 半导体结构包括第一III-V族化合物层。 第二III-V化合物层设置在第一III-V化合物层上，并且与组合物中的第一III-V化合物层不同。 第二III-V化合物层具有顶表面。 源特征和漏极特征设置在第二III-V复合层上。 栅电极设置在源特征和漏极特征之间的第二III-V化合物层之上。 在栅电极下方的第二III-V化合物层中嵌入有氟区。 氟区具有比第二III-V化合物层的顶表面低的顶表面。 栅极电介质层设置在栅极电极的至少一部分和氟区域的下方。

公开(公告)号：US08963162B2

公开(公告)日：2015-02-24

申请号：US13339052

申请日：2011-12-28

申请人： Chun-Wei Hsu ,  Jiun-Lei Jerry Yu ,  Fu-Wei Yao ,  Chen-Ju Yu ,  Po-Chih Chen ,  King-Yuen Wong

发明人： Chun-Wei Hsu ,  Jiun-Lei Jerry Yu ,  Fu-Wei Yao ,  Chen-Ju Yu ,  Po-Chih Chen ,  King-Yuen Wong

IPC分类号： H01L29/778

CPC分类号： H01L29/66462 ,  H01L29/0653 ,  H01L29/1066 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/267 ,  H01L29/41766 ,  H01L29/432 ,  H01L29/7786 ,  H01L29/7787

摘要： A high electron mobility transistor (HEMT) includes a first III-V compound layer. A second III-V compound layer is disposed on the first III-V compound layer and is different from the first III-V compound layer in composition. A carrier channel is located between the first III-V compound layer and the second III-V compound layer. A source feature and a drain feature are disposed on the second III-V compound layer. Each of the source feature and the drain feature comprises a corresponding intermetallic compound at least partially embedded in the second III-V compound layer. Each intermetallic compound is free of Au and comprises Al, Ti or Cu. A p-type layer is disposed on a portion of the second III-V compound layer between the source feature and the drain feature. A gate electrode is disposed on the p-type layer. A depletion region is disposed in the carrier channel and under the gate electrode.

摘要翻译： 高电子迁移率晶体管（HEMT）包括第一III-V族化合物层。 第二III-V化合物层设置在第一III-V化合物层上，并且与组合物中的第一III-V化合物层不同。 载体通道位于第一III-V化合物层和第二III-V化合物层之间。 源特征和漏极特征设置在第二III-V复合层上。 源特征和漏极特征中的每一个包括至少部分地嵌入第二III-V化合物层中的对应的金属间化合物。 每个金属间化合物不含Au，并包含Al，Ti或Cu。 在源特征和漏极特征之间的第二III-V化合物层的一部分上设置p型层。 栅电极设置在p型层上。 耗尽区域设置在载流子通道中和栅电极下方。

公开(公告)号：US08841703B2

公开(公告)日：2014-09-23

申请号：US13297525

申请日：2011-11-16

申请人： King-Yuen Wong ,  Chen-Ju Yu ,  Fu-Wei Yao ,  Chun-Wei Hsu ,  Jiun-Lei Jerry Yu ,  Chih-Wen Hsiung ,  Fu-Chih Yang

发明人： King-Yuen Wong ,  Chen-Ju Yu ,  Fu-Wei Yao ,  Chun-Wei Hsu ,  Jiun-Lei Jerry Yu ,  Chih-Wen Hsiung ,  Fu-Chih Yang

IPC分类号： H01L29/66 ,  H01L29/51 ,  H01L29/778 ,  H01L29/207 ,  H01L29/20

CPC分类号： H01L29/7786 ,  H01L21/28264 ,  H01L29/2003 ,  H01L29/207 ,  H01L29/513 ,  H01L29/517 ,  H01L29/66462 ,  H01L29/7787

摘要： A semiconductor structure includes a first III-V compound layer. A second III-V compound layer is disposed on the first III-V compound layer and is different from the first III-V compound layer in composition. A carrier channel is located between the first III-V compound layer and the second III-V compound layer. A source feature and a drain feature are disposed on the second III-V compound layer. A gate electrode is disposed over the second III-V compound layer between the source feature and the drain feature. A fluorine region is embedded in the second III-V compound layer under the gate electrode. A gate dielectric layer is disposed over the second III-V compound layer. The gate dielectric layer has a fluorine segment on the fluorine region and under at least a portion of the gate electrode.

摘要翻译： 半导体结构包括第一III-V族化合物层。 第二III-V化合物层设置在第一III-V化合物层上，并且与组合物中的第一III-V化合物层不同。 载体通道位于第一III-V化合物层和第二III-V化合物层之间。 源特征和漏极特征设置在第二III-V复合层上。 栅电极设置在源特征和漏极特征之间的第二III-V化合物层之上。 在栅电极下方的第二III-V化合物层中嵌入有氟区。 栅介质层设置在第二III-V化合物层上。 栅极电介质层在氟区域上具有氟链段，并且在栅电极的至少一部分下方具有氟链段。

公开(公告)号：US08680535B2

公开(公告)日：2014-03-25

申请号：US13354768

申请日：2012-01-20

申请人： Fu-Wei Yao ,  Chun-Wei Hsu ,  Chen-Ju Yu ,  Jiun-Lei Jerry Yu ,  Fu-Chih Yang ,  Chih-Wen Hsiung ,  King-Yuen Wong

发明人： Fu-Wei Yao ,  Chun-Wei Hsu ,  Chen-Ju Yu ,  Jiun-Lei Jerry Yu ,  Fu-Chih Yang ,  Chih-Wen Hsiung ,  King-Yuen Wong

IPC分类号： H01L29/15

CPC分类号： H01L29/402 ,  H01L29/2003 ,  H01L29/66462 ,  H01L29/7787

摘要： A HEMT includes a silicon substrate, an unintentionally doped gallium nitride (UID GaN) layer over the silicon substrate, a donor-supply layer over the UID GaN layer, a gate structure, a drain, and a source over the donor-supply layer, and a passivation material layer having one or more buried portions contacting or almost contacting the UID GaN layer. A carrier channel layer at the interface of the donor-supply layer and the UID GaN layer has patches of non-conduction in a drift region between the gate and the drain. A method for making the HEMT is also provided.

摘要翻译： HEMT包括硅衬底，硅衬底上的无意掺杂的氮化镓（UID GaN）层，在UID GaN层上的施主供体层，在供体层上的栅极结构，漏极和源极， 以及具有与UID GaN层接触或几乎接触的一个或多个掩埋部分的钝化材料层。 在施主供体层和UID GaN层的界面处的载流子通道层在栅极和漏极之间的漂移区域中具有非导通的斑块。 还提供了制造HEMT的方法。

公开(公告)号：US08697505B2

公开(公告)日：2014-04-15

申请号：US13233356

申请日：2011-09-15

申请人： Po-Chih Chen ,  Jiun-Lei Jerry Yu ,  Fu-Wei Yao ,  Chun-Wei Hsu ,  Fu-Chih Yang ,  Chun Lin Tsai

发明人： Po-Chih Chen ,  Jiun-Lei Jerry Yu ,  Fu-Wei Yao ,  Chun-Wei Hsu ,  Fu-Chih Yang ,  Chun Lin Tsai

IPC分类号： H01L21/338

CPC分类号： H01L29/7784 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/66462 ,  H01L29/778 ,  H01L29/7787

摘要： A semiconductor structure is disclosed. The semiconductor structure includes a first layer. A second layer is disposed on the first layer and different from the first layer in composition. An interface is between the first layer and the second layer. A third layer is disposed on the second layer. A gate is disposed on the third layer. A source feature and a drain feature are disposed on opposite sides of the gate. Each of the source feature and the drain feature includes a corresponding metal feature at least partially embedded in the second and the third layer. A corresponding intermetallic compound underlies each metal feature. Each intermetallic compound contacts a carrier channel located at the interface.

摘要翻译： 公开了半导体结构。 半导体结构包括第一层。 第二层设置在第一层上并且与组合物中的第一层不同。 界面在第一层和第二层之间。 第三层设置在第二层上。 门设置在第三层上。 源极特征和漏极特征设置在栅极的相对侧上。 源特征和漏极特征中的每一个包括至少部分地嵌入第二和第三层中的对应金属特征。 相应的金属间化合物是每个金属特征的基础。 每个金属间化合物接触位于界面处的载体通道。

公开(公告)号：US08507920B2

公开(公告)日：2013-08-13

申请号：US13180268

申请日：2011-07-11

申请人： Po-Chih Chen ,  Jiun-Lei Jerry Yu ,  Fu-Wei Yao ,  Chun-Wei Hsu ,  Fu-Chih Yang ,  Chun Lin Tsai

发明人： Po-Chih Chen ,  Jiun-Lei Jerry Yu ,  Fu-Wei Yao ,  Chun-Wei Hsu ,  Fu-Chih Yang ,  Chun Lin Tsai

IPC分类号： H01L29/778

CPC分类号： H01L27/11578 ,  H01L21/28575 ,  H01L27/11565 ,  H01L29/0891 ,  H01L29/2003 ,  H01L29/42316 ,  H01L29/42376 ,  H01L29/452 ,  H01L29/66462 ,  H01L29/7787

摘要： An embodiment of the disclosure includes a semiconductor structure. The semiconductor structure includes a first III-V compound layer. A second III-V compound layer is disposed on the first III-V compound layer and different from the first III-V compound layer in composition. An interface is defined between the first III-V compound layer and the second III-V compound layer. A gate is disposed on the second III-V compound layer. A source feature and a drain feature are disposed on opposite side of the gate. Each of the source feature and the drain feature includes a corresponding metal feature at least partially embedded in the second III-V compound layer. A corresponding intermetallic compound underlies each metal feature. Each intermetallic compound contacts a carrier channel located at the interface.

摘要翻译： 本公开的实施例包括半导体结构。 半导体结构包括第一III-V族化合物层。 第二III-V化合物层设置在第一III-V化合物层上，并且与组合物中的第一III-V化合物层不同。 在第一III-V化合物层和第二III-V化合物层之间界定界面。 栅极设置在第二III-V复合层上。 源极特征和漏极特征设置在栅极的相对侧上。 源特征和漏极特征中的每一个包括至少部分地嵌入第二III-V化合物层中的对应金属特征。 相应的金属间化合物是每个金属特征的基础。 每个金属间化合物接触位于界面处的载体通道。

公开(公告)号：US20130069116A1

公开(公告)日：2013-03-21

申请号：US13233356

申请日：2011-09-15

申请人： Po-Chih Chen ,  Jiun-Lei Jerry Yu ,  Fu-Wei Yao ,  Chun-Wei Hsu ,  Fu-Chih Yang ,  Chun Lin Tsai

发明人： Po-Chih Chen ,  Jiun-Lei Jerry Yu ,  Fu-Wei Yao ,  Chun-Wei Hsu ,  Fu-Chih Yang ,  Chun Lin Tsai

IPC分类号： H01L29/778 ,  H01L21/335

CPC分类号： H01L29/7784 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/66462 ,  H01L29/778 ,  H01L29/7787

摘要： A semiconductor structure is disclosed. The semiconductor structure includes a first layer. A second layer is disposed on the first layer and different from the first layer in composition. An interface is between the first layer and the second layer. A third layer is disposed on the second layer. A gate is disposed on the third layer. A source feature and a drain feature are disposed on opposite sides of the gate. Each of the source feature and the drain feature includes a corresponding metal feature at least partially embedded in the second and the third layer. A corresponding intermetallic compound underlies each metal feature. Each intermetallic compound contacts a carrier channel located at the interface.

摘要翻译： 公开了半导体结构。 半导体结构包括第一层。 第二层设置在第一层上并且与组合物中的第一层不同。 界面在第一层和第二层之间。 第三层设置在第二层上。 门设置在第三层上。 源极特征和漏极特征设置在栅极的相对侧上。 源特征和漏极特征中的每一个包括至少部分地嵌入第二和第三层中的对应金属特征。 相应的金属间化合物是每个金属特征的基础。 每个金属间化合物接触位于界面处的载体通道。