公开(公告)号：US07224364B1

公开(公告)日：2007-05-29

申请号：US09244270

申请日：1999-02-03

申请人： Lordson L. Yue ,  James T. Battle

发明人： Lordson L. Yue ,  James T. Battle

IPC分类号： G06T11/00 ,  G06T11/20

CPC分类号： G06T15/005

摘要： A frame buffer is divided into tiles of, for example, 32 by 32 pixels. Triangles (and portions thereof) that are within a given tile are rasterized one triangle at a time into the tile location. This process repeats for each tile in the image frame. A sorting circuit generates control bits representing a vertical order of the vertices of a current triangle. A series of multiplexers vertically sorts the vertices bases on these control bits. A region calculation circuit generates region bits representing a location each of the vertices with respect to the current tile. A trivial discard of the triangle data occurs if the region bits indicate that the entire triangle lies outside of the tile. Subsequently, an initial rasterization starting point is estimated based on the region bits to lower the time needed for the rasterizer to find the first pixel of the current triangle to be assigned values.

摘要翻译： 帧缓冲器被划分为例如32×32像素的瓦片。 在给定瓦片内的三角形（及其部分）一次被一个三角形光栅化到瓦片位置。 该过程对于图像帧中的每个图块重复。 排序电路产生表示当前三角形的顶点的垂直顺序的控制位。 一系列多路复用器将这些控制位上的顶点垂直排列。 区域计算电路产生表示相对于当前瓦片的每个顶点的位置的区域位。 如果区域位指示整个三角形位于瓦片之外，则会发生三角形数据的平凡丢弃。 随后，基于区域比特来估计初始光栅化起始点，以降低光栅化器找到要分配值的当前三角形的第一像素所需的时间。

公开(公告)号：US6002410A

公开(公告)日：1999-12-14

申请号：US918226

申请日：1997-08-25

申请人： James T. Battle

发明人： James T. Battle

IPC分类号： G06F12/08 ,  G06T15/00 ,  G09G5/00

CPC分类号： G06F12/0875 ,  G06T15/005

摘要： A reconfigurable cache in a signal processor provides a cache optimized for texture mapping. In particular, the reconfigurable cache provides two-banks of memory during one mode of operation and a palettized map under a second mode of operation. In one implementation, the reconfigurable cache optimizes mip-mapping by assigning one texture map in one of the memory banks and a second texture map of a different resolution to the other memory bank. A special mapping pattern ("supertiling") between a graphical image to cache lines minimizes cache misses in texture mapping operations.

摘要翻译： 信号处理器中的可重构高速缓存提供针对纹理映射优化的高速缓存。 特别地，可重新配置的高速缓存在一种操作模式下提供两组存储器，并且在第二操作模式下提供调色图。 在一个实现中，可重新配置的缓存通过将一个纹理贴图分配给其中一个存储体并且将另一个不同分辨率的第二纹理贴图分配给另一存储体来优化mip映射。 图形图像与高速缓存行之间的特殊映射模式（“supertiling”）使纹理映射操作中的高速缓存未命中最小化。

公开(公告)号：US06453330B1

公开(公告)日：2002-09-17

申请号：US09449012

申请日：1999-11-24

申请人： James T. Battle ,  William N. Ng

发明人： James T. Battle ,  William N. Ng

IPC分类号： G06F1717

CPC分类号： G06F17/175

摘要： A circuit is provided for performing a high-precision bilinear interpolation operation. The circuit includes a first interpolation operator for interpolating two operands representing a pair of texels using a weight high component of a weighting value. The first interpolation operator outputs a first result. A second interpolation operator interpolates the two operands representing the pair of texels using a weight low component of the weighting value. The second interpolation operator outputs a second result. A combination operator, coupled to the first and second interpolation operators, combines the first and second results to form a value of higher precision than that yielded by typical circuit implementations for bilinear interpolation operation.

摘要翻译： 提供用于执行高精度双线性插值操作的电路。 该电路包括第一内插算子，用于使用加权值的加权高分量内插表示一对纹理的两个操作数。 第一个插值运算符输出第一个结果。 第二插值运算符使用加权值的权重低分量内插表示该对纹理对的两个操作数。 第二插值运算符输出第二结果。 耦合到第一和第二插值运算符的组合运算符组合第一和第二结果以形成比用于双线性插值运算的典型电路实现产生的精度更高的精度值。

公开(公告)号：US08856499B1

公开(公告)日：2014-10-07

申请号：US11893615

申请日：2007-08-15

申请人： Michael J. M. Toksvig ,  Justin M. Mahan ,  Edward A. Hutchins ,  Tyson J. Bergland ,  James T. Battle ,  Ashok Srinivasan

发明人： Michael J. M. Toksvig ,  Justin M. Mahan ,  Edward A. Hutchins ,  Tyson J. Bergland ,  James T. Battle ,  Ashok Srinivasan

IPC分类号： G06F15/00 ,  G06F7/38 ,  G06F9/44 ,  G06F9/00

CPC分类号： G06F9/3836 ,  G06F9/321 ,  G06F9/381 ,  G06F9/383

摘要： An apparatus is disclosed. The apparatus comprises an instruction mapping table, which includes a plurality of instruction counts and a plurality of instruction pointers each corresponding with one of the instruction counts. Each instruction pointer identifies a next instruction for execution. Further, each instruction count specifies a number of instructions to execute beginning with the next instruction. The apparatus also has a data operation unit adapted to receive a data group and adapted to execute on the received data group the number of instructions specified by a current instruction count of the instruction mapping table beginning with the next instruction identified by a current instruction pointer of the instruction mapping table before proceeding with another data group.

摘要翻译： 公开了一种装置。 该装置包括指令映射表，其包括多个指令计数和多个指令指针，每个指令指针与指令计数之一相对应。 每个指令指针标识下一个执行指令。 此外，每个指令计数指定从下一条指令开始执行的指令数。 该装置还具有数据操作单元，该数据操作单元适于接收数据组并适于在接收到的数据组上执行指令映射表的当前指令计数指定的指令数，该指令开始于由当前指令指针 在进行另一个数据组之前的指令映射表。

公开(公告)号：US08659601B1

公开(公告)日：2014-02-25

申请号：US11893404

申请日：2007-08-15

申请人： Justin Michael Mahan ,  Edward A. Hutchins ,  Ewa M. Kubalska ,  James T. Battle

发明人： Justin Michael Mahan ,  Edward A. Hutchins ,  Ewa M. Kubalska ,  James T. Battle

IPC分类号： G06T15/00 ,  G06T15/50 ,  G06T1/00 ,  G06T1/60

CPC分类号： G06T15/005 ,  G06F9/5083 ,  G06T1/20

摘要： A method for loading and executing an indeterminate length shader program. The method includes accessing a first portion of a shader program in graphics memory of a GPU and loading instructions from the first portion into a plurality of stages of the GPU to configure the GPU for program execution. A group of pixels is then processed in accordance with the instructions from the first portion. A second portion of the shader program is accessed in graphics memory of the GPU and instructions from the second portion are loaded into the plurality of stages of the GPU to configure the GPU for program execution. The group of pixels are then processed in accordance with the instructions from the second portion.

摘要翻译： 一种用于加载和执行不确定长度着色器程序的方法。 该方法包括访问GPU的图形存储器中的着色器程序的第一部分，并且将指令从第一部分加载到GPU的多个阶段以配置GPU用于程序执行。 然后根据来自第一部分的指令对一组像素进行处理。 在GPU的图形存储器中访问着色器程序的第二部分，并且来自第二部分的指令被加载到GPU的多个级中以配置GPU用于程序执行。 然后根据来自第二部分的指令对像素组进行处理。

公开(公告)号：US07710424B1

公开(公告)日：2010-05-04

申请号：US10993679

申请日：2004-11-18

申请人： Edward A. Hutchins ,  James T. Battle ,  Bruce K. Holmer

发明人： Edward A. Hutchins ,  James T. Battle ,  Bruce K. Holmer

IPC分类号： G06F13/00 ,  G06T11/40 ,  G09G5/36 ,  G09G5/00

CPC分类号： G09G5/391 ,  G09G5/363 ,  G09G5/393 ,  G09G5/395

摘要： A method and system for accessing texture data is disclosed. The method includes the step of storing a low resolution version of a block of texture data in a low latency memory and storing a high resolution version of the block of texture data in high latency memory. Upon a request for the high resolution version of the block of texture data, the high resolution version is fetched from the high latency memory to the low latency memory. The low resolution version is subsequently accessed from the low latency memory until the high resolution version is fetched into the low latency memory.

摘要翻译： 公开了一种访问纹理数据的方法和系统。 该方法包括将低分辨率版本的纹理数据块存储在低延迟存储器中并将高分辨率版本的纹理数据块存储在高延迟存储器中的步骤。 在要求纹理数据块的高分辨率版本的情况下，将高分辨率版本从高延迟存储器提取到低延迟存储器。 低分辨率版本随后从低延迟存储器访问，直到高分辨率版本被提取到低延迟存储器中。

公开(公告)号：US06618508B1

公开(公告)日：2003-09-09

申请号：US09350778

申请日：1999-07-09

申请人： Richard W. Webb ,  James T. Battle ,  Chad E. Fogg ,  Haitao Guo

发明人： Richard W. Webb ,  James T. Battle ,  Chad E. Fogg ,  Haitao Guo

IPC分类号： G06K936

CPC分类号： H04N19/43 ,  H04N19/44 ,  H04N19/51

摘要： A computer system that performs motion compensation pixels, the computer system includes a storage device; a memory unit that loads at least one error correction value and at least one reference component into the storage device; and a calculation unit coupled to receive the at least one reference component and the at least one error correction value from the storage device. The calculation unit determines multiple predicted components in parallel and stores the multiple predicted components into the storage device. The arrangement, i.e., field or frame type, of the at least one reference component can differ from the arrangement of the stored multiple predicted components.

摘要翻译： 一种执行运动补偿像素的计算机系统，所述计算机系统包括存储装置; 存储单元，其将至少一个错误校正值和至少一个参考组件加载到所述存储设备中; 以及计算单元，被耦合以从所述存储设备接收所述至少一个参考分量和所述至少一个误差校正值。 计算单元并行地确定多个预测分量，并将多个预测分量存储到存储装置中。 所述至少一个参考部件的布置，即场或帧类型可以不同于存储的多个预测部件的布置。

公开(公告)号：US06501474B1

公开(公告)日：2002-12-31

申请号：US09451191

申请日：1999-11-29

申请人： John S. Thomson ,  James T. Battle

发明人： John S. Thomson ,  James T. Battle

IPC分类号： G06T1120

CPC分类号： G06T15/80

摘要： A graphics processing system includes an initial processing system that receives a command to render an image component polygon and generates parameters for calculating image values for the image component polygon. The graphics processing system also includes a backtrack register capable of storing a pixel location. A rasterization engine scans a pixel span in a selected direction and determines whether the pixel span is to be scanned in a direction opposite the selected direction. The rasterization engine stores a backtrack location in the backtrack register in response to a determination that the pixel span is to be scanned in a direction opposite the selected direction, and stores a location to begin scanning a subsequent pixel span in the backtrack register in response to a determination that a backtrack location is not stored in the backtrack register. The rasterization engine also calculates image values for each pixel in the pixel span in the current scan direction. A pixel data processing system receives the image values from the rasterization engine and stores the image values in a frame buffer for display. The graphics processing system has increased image rendering speed without a corresponding increase in the number of logic gates or the amount of chip area required for the rasterization engine.

摘要翻译： 图形处理系统包括初始处理系统，其接收用于渲染图像分量多边形的命令，并且生成用于计算图像分量多边形的图像值的参数。 图形处理系统还包括能够存储像素位置的回溯寄存器。 光栅化引擎沿所选方向扫描像素跨度，并确定要沿与所选方向相反的方向扫描像素跨度。 响应于确定要沿与所选择的方向相反的方向扫描像素跨度，光栅化引擎将回溯位置存储在回溯寄存器中，并且响应于存储位置开始扫描回溯寄存器中的后续像素跨度 确定回溯位置未存储在回溯寄存器中。 光栅化引擎还计算当前扫描方向上像素跨度中每个像素的图像值。 像素数据处理系统从光栅化引擎接收图像值，并将图像值存储在用于显示的帧缓冲器中。 图形处理系统具有增加的图像渲染速度，而不会相应地增加逻辑门的数量或光栅化引擎所需的芯片面积的数量。

公开(公告)号：US06462743B1

公开(公告)日：2002-10-08

申请号：US09467945

申请日：1999-12-21

申请人： James T. Battle

发明人： James T. Battle

IPC分类号： G06T120

CPC分类号： G06F15/8053 ,  G06T1/20

摘要： A novel pipeline processing system includes a parameter bus and a command processor. The command processor receives a command, generates a word in response to the command, and transmits the word on the parameter bus. The word includes information identifying whether the word includes state parameter data and information identifying whether the word includes immediate mode parameter data. A plurality of pipeline stages are positioned along the parameter bus. Each pipeline stage has a state register and a logic block both connected to the parameter bus. The state register receives the word and stores the state parameter data included in the word in response to the information identifying whether the word includes state parameter data. The logic block receives the word and performs a logic operation using state parameter data stored in the state register and the immediate mode parameter data included in the word in response to the information identifying whether the word includes immediate mode parameter data. This pipeline processing system allows state parameter changes to be effected in the pipeline without first draining the pipeline of existing data.

摘要翻译： 一种新颖的流水线处理系统包括参数总线和命令处理器。 命令处理器接收命令，响应命令产生一个字，并在参数总线上发送该字。 该单词包括识别该单词是否包括状态参数数据的信息以及用于识别该单词是否包括即时模式参数数据的信息。 沿着参数总线定位多个流水线级。 每个流水线阶段都有一个状态寄存器和一个连接到参数总线的逻辑块。 响应于识别字是否包括状态参数数据的信息，状态寄存器接收字并存储包括在字中的状态参数数据。 逻辑块响应于识别该字包括即时模式参数数据的信息，接收字并且使用存储在状态寄存器中的状态参数数据和包括在字中的立即模式参数数据执行逻辑运算。 该流水线处理系统允许在流水线中进行状态参数改变，而不用先排除现有数据的流水线。

公开(公告)号：US06424345B1

公开(公告)日：2002-07-23

申请号：US09418685

申请日：1999-10-14

申请人： Wade K. Smith ,  James T. Battle ,  Chris J. Goodman

发明人： Wade K. Smith ,  James T. Battle ,  Chris J. Goodman

IPC分类号： G06T1500

CPC分类号： G06T11/40 ,  G06T15/005

摘要： A method for rendering polygons in a computer graphics system in which the computer display is divided into a plurality of subregions, and the rasterization process is performed in a micro framebuffer for each subregion, rather than sending raster data for each triangle into the frame buffer. Each polygon undergoes a first stage bounding box intersection test to identify the subregions which are likely to intersect with the polygon. If the number or configuration of intersected subregions exceeds a predetermined threshold requirement, then the polygon undergoes a more precise second stage intersection test to identify which subregions are actually intersected by the polygon. If the number or configuration of intersected subregions is below the threshold requirement, then the control data for the polygon is passed on to each of the identified subregions.

摘要翻译： 一种用于在计算机图形系统中渲染多边形的方法，其中计算机显示器被划分为多个子区域，并且在用于每个子区域的微帧缓冲器中执行光栅化处理，而不是将每个三角形的光栅数据发送到帧缓冲器中。 每个多边形经历第一阶段边界框交叉测试以识别可能与多边形相交的子区域。 如果相交子区域的数量或配置超过预定阈值要求，则多边形经历更精确的第二阶段交叉测试，以确定哪些子区域实际上被多边形相交。 如果相交子区域的数量或配置低于阈值要求，则将多边形的控制数据传递给每个所识别的子区域。