公开(公告)号：US20090298266A1

公开(公告)日：2009-12-03

申请号：US12538828

申请日：2009-08-10

申请人： Mantu K. Hudait ,  Aaron A. Budrevich ,  Dmitri Loubychev ,  Jack T. Kavalieros ,  Suman Datta ,  Joel M. Fastenau ,  Amy W. Liu

发明人： Mantu K. Hudait ,  Aaron A. Budrevich ,  Dmitri Loubychev ,  Jack T. Kavalieros ,  Suman Datta ,  Joel M. Fastenau ,  Amy W. Liu

IPC分类号： H01L21/20

CPC分类号： H01L29/205 ,  H01L21/02381 ,  H01L21/02463 ,  H01L21/02466 ,  H01L21/02502 ,  H01L21/02505 ,  H01L21/0251 ,  H01L21/02549 ,  H01L21/02584 ,  H01L29/365 ,  H01L29/66462 ,  H01L29/7784

摘要： A device grade III-V quantum well structure and method of manufacture is described. Embodiments of the present invention enable III-V InSb quantum well device layers with defect densities below 1×108 cm−2 to be formed. In an embodiment of the present invention, a delta doped layer is disposed on a dopant segregation barrier in order to confine delta dopant within the delta doped layer and suppress delta dopant surface segregation.

摘要翻译： 描述了器件级III-V量子阱结构及其制造方法。 本发明的实施例能够形成缺陷密度低于1×108cm-2的III-V InSb量子阱器件层。 在本发明的一个实施例中，Δ掺杂层设置在掺杂剂偏析屏障上，以便将δ掺杂剂限制在δ掺杂层内并抑制δ掺杂剂表面偏析。

公开(公告)号：US20080157058A1

公开(公告)日：2008-07-03

申请号：US11647989

申请日：2006-12-29

申请人： Mantu K. Hudait ,  Aaron A. Budrevich ,  Dmitri Loubychev ,  Jack T. Kavalieros ,  Suman Datta ,  Joel M. Fastenau ,  Amy W. K. Liu

发明人： Mantu K. Hudait ,  Aaron A. Budrevich ,  Dmitri Loubychev ,  Jack T. Kavalieros ,  Suman Datta ,  Joel M. Fastenau ,  Amy W. K. Liu

IPC分类号： H01L29/06 ,  H01L21/04

CPC分类号： H01L29/205 ,  H01L21/02381 ,  H01L21/02463 ,  H01L21/02466 ,  H01L21/02502 ,  H01L21/02505 ,  H01L21/0251 ,  H01L21/02549 ,  H01L21/02584 ,  H01L29/365 ,  H01L29/66462 ,  H01L29/7784

摘要： A device grade III-V quantum well structure and method of manufacture is described. Embodiments of the present invention enable III-V InSb quantum well device layers with defect densities below 1×108 cm−2 to be formed. In an embodiment of the present invention, a delta doped layer is disposed on a dopant segregation barrier in order to confine delta dopant within the delta doped layer and suppress delta dopant surface segregation.

摘要翻译： 描述了器件级III-V量子阱结构及其制造方法。 本发明的实施方案能够形成缺陷密度低于1×10 8 cm -3的III-V InSb量子阱器件层。 在本发明的一个实施例中，Δ掺杂层设置在掺杂剂偏析屏障上，以便将δ掺杂剂限制在δ掺杂层内并抑制δ掺杂剂表面偏析。

公开(公告)号：US07601980B2

公开(公告)日：2009-10-13

申请号：US11647989

申请日：2006-12-29

申请人： Mantu K. Hudait ,  Aaron A. Budrevich ,  Dmitri Loubychev ,  Jack T. Kavalieros ,  Suman Datta ,  Joel M. Fastenau ,  Amy W. K. Liu

发明人： Mantu K. Hudait ,  Aaron A. Budrevich ,  Dmitri Loubychev ,  Jack T. Kavalieros ,  Suman Datta ,  Joel M. Fastenau ,  Amy W. K. Liu

IPC分类号： H01L29/06 ,  H01L31/0328 ,  H01L31/0336 ,  H01L31/072 ,  H01L31/109

CPC分类号： H01L29/205 ,  H01L21/02381 ,  H01L21/02463 ,  H01L21/02466 ,  H01L21/02502 ,  H01L21/02505 ,  H01L21/0251 ,  H01L21/02549 ,  H01L21/02584 ,  H01L29/365 ,  H01L29/66462 ,  H01L29/7784

摘要： A device grade III-V quantum well structure and method of manufacture is described. Embodiments of the present invention enable III-V InSb quantum well device layers with defect densities below 1×108 cm−2 to be formed. In an embodiment of the present invention, a delta doped layer is disposed on a dopant segregation barrier in order to confine delta dopant within the delta doped layer and suppress delta dopant surface segregation.

摘要翻译： 描述了器件级III-V量子阱结构及其制造方法。 本发明的实施例能够形成缺陷密度低于1×108cm-2的III-V InSb量子阱器件层。 在本发明的一个实施例中，Δ掺杂层设置在掺杂剂偏析屏障上，以便将δ掺杂剂限制在δ掺杂层内并抑制δ掺杂剂表面偏析。

公开(公告)号：US07790536B2

公开(公告)日：2010-09-07

申请号：US12538828

申请日：2009-08-10

申请人： Mantu K. Hudait ,  Aaron A. Budrevich ,  Dmitri Loubychev ,  Jack T. Kavalieros ,  Suman Datta ,  Joel M. Fastenau ,  Amy W. K. Liu

发明人： Mantu K. Hudait ,  Aaron A. Budrevich ,  Dmitri Loubychev ,  Jack T. Kavalieros ,  Suman Datta ,  Joel M. Fastenau ,  Amy W. K. Liu

IPC分类号： H01L21/337

CPC分类号： H01L29/205 ,  H01L21/02381 ,  H01L21/02463 ,  H01L21/02466 ,  H01L21/02502 ,  H01L21/02505 ,  H01L21/0251 ,  H01L21/02549 ,  H01L21/02584 ,  H01L29/365 ,  H01L29/66462 ,  H01L29/7784

摘要： A device grade III-V quantum well structure and method of manufacture is described. Embodiments of the present invention enable III-V InSb quantum well device layers with defect densities below 1×108cm−2 to be formed. In an embodiment of the present invention, a delta doped layer is disposed on a dopant segregation barrier in order to confine delta dopant within the delta doped layer and suppress delta dopant surface segregation.

摘要翻译： 描述了器件级III-V量子阱结构及其制造方法。 本发明的实施例能够形成缺陷密度低于1×108cm-2的III-V InSb量子阱器件层。 在本发明的一个实施例中，Δ掺杂层设置在掺杂剂偏析屏障上，以便将δ掺杂剂限制在δ掺杂层内并抑制δ掺杂剂表面偏析。

公开(公告)号：US20080210927A1

公开(公告)日：2008-09-04

申请号：US11712614

申请日：2007-03-01

申请人： Mantu K. Hudait ,  Dmitri Loubychev ,  Suman Datta ,  Robert Chau ,  Joel M. Fastenau ,  Amy W. K. Liu

发明人： Mantu K. Hudait ,  Dmitri Loubychev ,  Suman Datta ,  Robert Chau ,  Joel M. Fastenau ,  Amy W. K. Liu

IPC分类号： H01L29/06 ,  H01L21/338

CPC分类号： H01L29/778 ,  H01L21/02381 ,  H01L21/02463 ,  H01L21/02502 ,  H01L21/02505 ,  H01L21/02546 ,  H01L29/205 ,  H01L29/267

摘要： In one embodiment, the present invention includes an apparatus for forming a transistor that includes a silicon (Si) substrate, a dislocation filtering buffer formed over the Si substrate having a first buffer layer including gallium arsenide (GaAs) nucleation and buffer layers and a second buffer layer including a graded indium aluminium arsenide (InAlAs) buffer layer, a lower barrier layer formed on the second buffer layer formed of InAlAs, and a strained quantum well (QW) layer formed on the lower barrier layer of indium gallium arsenide (InGaAs). Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括一种用于形成晶体管的装置，其包括硅（Si）衬底，在Si衬底上形成的位错滤波缓冲器，其具有包括砷化镓（GaAs）成核和缓冲层的第一缓冲层， 缓冲层，包括分级的砷化铟铝（InAlAs）缓冲层，形成在由InAlAs形成的第二缓冲层上的下阻挡层和形成在铟镓砷（InGaAs）的下阻挡层上的应变量子阱（QW）层， 。 描述和要求保护其他实施例。

公开(公告)号：US07566898B2

公开(公告)日：2009-07-28

申请号：US11712614

申请日：2007-03-01

申请人： Mantu K. Hudait ,  Dmitri Loubychev ,  Suman Datta ,  Robert Chau ,  Joel M. Fastenau ,  Amy W. K. Liu

发明人： Mantu K. Hudait ,  Dmitri Loubychev ,  Suman Datta ,  Robert Chau ,  Joel M. Fastenau ,  Amy W. K. Liu

IPC分类号： H01L31/00

CPC分类号： H01L29/778 ,  H01L21/02381 ,  H01L21/02463 ,  H01L21/02502 ,  H01L21/02505 ,  H01L21/02546 ,  H01L29/205 ,  H01L29/267

摘要： In one embodiment, the present invention includes an apparatus for forming a transistor that includes a silicon (Si) substrate, a dislocation filtering buffer formed over the Si substrate having a first buffer layer including gallium arsenide (GaAs) nucleation and buffer layers and a second buffer layer including a graded indium aluminium arsenide (InAlAs) buffer layer, a lower barrier layer formed on the second buffer layer formed of InAlAs, and a strained quantum well (QW) layer formed on the lower barrier layer of indium gallium arsenide (InGaAs). Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括一种用于形成晶体管的装置，其包括硅（Si）衬底，在Si衬底上形成的位错滤波缓冲器，其具有包括砷化镓（GaAs）成核和缓冲层的第一缓冲层， 缓冲层，包括分级的砷化铟铝（InAlAs）缓冲层，形成在由InAlAs形成的第二缓冲层上的下阻挡层和形成在铟镓砷（InGaAs）的下阻挡层上的应变量子阱（QW）层， 。 描述和要求保护其他实施例。

公开(公告)号：US20140291615A1

公开(公告)日：2014-10-02

申请号：US14302371

申请日：2014-06-11

申请人： Suman Datta ,  Mantu K. Hudait ,  Mark L. Doczy ,  Jack T. Kavalieros ,  Majumdar Amian ,  Justin K. Brask ,  Been-Yih Jin ,  Matthew V. Metz ,  Robert S. Chau

发明人： Suman Datta ,  Mantu K. Hudait ,  Mark L. Doczy ,  Jack T. Kavalieros ,  Majumdar Amian ,  Justin K. Brask ,  Been-Yih Jin ,  Matthew V. Metz ,  Robert S. Chau

IPC分类号： H01L27/092 ,  H01L29/15

CPC分类号： H01L29/7784 ,  H01L21/02178 ,  H01L21/02381 ,  H01L21/02546 ,  H01L21/823807 ,  H01L21/823885 ,  H01L21/8252 ,  H01L27/0605 ,  H01L27/092 ,  H01L29/1054 ,  H01L29/122 ,  H01L29/15 ,  H01L29/157 ,  H01L29/205 ,  H01L29/41783 ,  H01L29/42364 ,  H01L29/42376 ,  H01L29/517 ,  H01L29/66462 ,  H01L29/66522 ,  H01L29/7783

摘要： A CMOS device includes a PMOS transistor with a first quantum well structure and an NMOS device with a second quantum well structure. The PMOS and NMOS transistors are formed on a substrate.

摘要翻译： CMOS器件包括具有第一量子阱结构的PMOS晶体管和具有第二量子阱结构的NMOS器件。 PMOS和NMOS晶体管形成在衬底上。

公开(公告)号：US20120199813A1

公开(公告)日：2012-08-09

申请号：US13450359

申请日：2012-04-18

申请人： Suman Datta ,  Mantu K. Hudait ,  Mark L. Doczy ,  Jack T. Kavalieros ,  Majumdar Amian ,  Justin K. Brask ,  Been-Yih Jin ,  Matthew V. Metz ,  Robert S. Chau

发明人： Suman Datta ,  Mantu K. Hudait ,  Mark L. Doczy ,  Jack T. Kavalieros ,  Majumdar Amian ,  Justin K. Brask ,  Been-Yih Jin ,  Matthew V. Metz ,  Robert S. Chau

IPC分类号： H01L27/092 ,  H01L21/8238

CPC分类号： H01L29/7784 ,  H01L21/02178 ,  H01L21/02381 ,  H01L21/02546 ,  H01L21/823807 ,  H01L21/823885 ,  H01L21/8252 ,  H01L27/0605 ,  H01L27/092 ,  H01L29/1054 ,  H01L29/122 ,  H01L29/15 ,  H01L29/157 ,  H01L29/205 ,  H01L29/41783 ,  H01L29/42364 ,  H01L29/42376 ,  H01L29/517 ,  H01L29/66462 ,  H01L29/66522 ,  H01L29/7783

摘要： A CMOS device includes a PMOS transistor with a first quantum well structure and an NMOS device with a second quantum well structure. The PMOS and NMOS transistors are formed on a substrate.

摘要翻译： CMOS器件包括具有第一量子阱结构的PMOS晶体管和具有第二量子阱结构的NMOS器件。 PMOS和NMOS晶体管形成在衬底上。

公开(公告)号：US07879739B2

公开(公告)日：2011-02-01

申请号：US11382428

申请日：2006-05-09

申请人： Willy Rachmady ,  James Blackwell ,  Suman Datta ,  Jack T. Kavalieros ,  Mantu K. Hudait

发明人： Willy Rachmady ,  James Blackwell ,  Suman Datta ,  Jack T. Kavalieros ,  Mantu K. Hudait

IPC分类号： H01L21/31 ,  H01L21/469

CPC分类号： H01L21/31616 ,  H01L21/02178 ,  H01L21/0228 ,  H01L21/02304 ,  H01L21/28264 ,  H01L29/513 ,  H01L29/78

摘要： Embodiments of the invention provide a method to form a high-k dielectric layer on a group III-V substrate with substantially no oxide of the group III-V substrate between the substrate and high-k dielectric layer. Oxide may be removed from the substrate. An organometallic compound may form a capping layer on the substrate from which the oxide was removed. The high-k dielectric layer may then be formed, resulting in a thin transition layer between the substrate and high-k dielectric layer and substantially no oxide of the group III-V substrate between the substrate and high-k dielectric layer.

摘要翻译： 本发明的实施例提供了在基板和高k电介质层之间基本上不具有III-V族衬底的氧化物的III-V族衬底上形成高k电介质层的方法。 氧化物可以从衬底去除。 有机金属化合物可以在去除氧化物的基底上形成覆盖层。 然后可以形成高k电介质层，导致衬底和高k电介质层之间的薄过渡层，并且在衬底和高k电介质层之间基本上不存在III-V族衬底的氧化物。

公开(公告)号：US20080116485A1

公开(公告)日：2008-05-22

申请号：US11560494

申请日：2006-11-16

申请人： Mantu K. Hudait ,  Suman Datta ,  Jack T. Kavalieros ,  Mark L. Doczy ,  Robert S. Chau

发明人： Mantu K. Hudait ,  Suman Datta ,  Jack T. Kavalieros ,  Mark L. Doczy ,  Robert S. Chau

IPC分类号： H01L27/092

CPC分类号： H01L27/0605 ,  H01L21/8252 ,  H01L27/092

摘要： A group III-V material CMOS device may have NMOS and PMOS portions that are substantially the same through several of their layers. This may make the CMOS device easy to make and prevent coefficient of thermal expansion mismatches between the NMOS and PMOS portions.

摘要翻译： III-V族材料CMOS器件可以具有通过它们的几个层基本上相同的NMOS和PMOS部分。 这可能使CMOS器件易于制造并且防止NMOS和PMOS部分之间的热膨胀失配系数。