利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

10 条记录 (耗时 0.024 秒)

    Memory manufacturing process using disposable ARC for wordline formation
    1.
    发明授权
    Memory manufacturing process using disposable ARC for wordline formation 失效
    使用一次性ARC进行字线形成的存储器制造过程

    公开(公告)号：US06720133B1

    公开(公告)日：2004-04-13

    申请号：US10126280

    申请日：2002-04-19

    申请人： Mark T. Ramsbey ,  Kouros Ghandehari ,  Tazrien Kamal ,  Jean Y. Yang ,  Emmanuil Lingunis ,  Hidehiko Shiraiwa

    发明人： Mark T. Ramsbey ,  Kouros Ghandehari ,  Tazrien Kamal ,  Jean Y. Yang ,  Emmanuil Lingunis ,  Hidehiko Shiraiwa

    IPC分类号： G03F700

    CPC分类号： H01L27/11568 ,  H01L27/115 ,  Y10S430/151

    摘要： A method of manufacturing an integrated circuit includes a semiconductor substrate having bitlines under a charge-trapping material over a core region and a gate insulator material over a periphery region. A wordline-gate material, a hard mask, and a first photoresist are deposited and patterned over the core region while covering the periphery region. After removing the first photoresist, wordlines are formed from the wordline-gate material in the core region. An anti-reflective coating and a second photoresist are deposited and patterned over the periphery region and covering the core region. The anti-reflective coating is removable without damaging the charge-trapping material. After removing the second photoresist and the anti-reflective coating, gates are formed from the wordline-gate material in the periphery region and the integrated circuit completed.

    摘要翻译： 集成电路的制造方法包括在芯区域上的电荷捕获材料下方具有位线的半导体衬底和在周边区域上的栅极绝缘体材料。 在覆盖周边区域的同时，在芯区域上沉积并图案化字线栅极材料，硬掩模和第一光致抗蚀剂。 在去除第一光致抗蚀剂之后，从芯区域中的字线栅极材料形成字线。 在外围区域上沉积并图案化抗反射涂层和第二光致抗蚀剂并覆盖芯区域。 防反射涂层是可去除的，而不会损坏电荷捕获材料。 在去除第二光致抗蚀剂和抗反射涂层之后，栅极由周边区域中的字线栅极材料形成，并且集成电路完成。

    Memory manufacturing process with bitline isolation
    2.
    发明授权
    Memory manufacturing process with bitline isolation 有权
    内存制造过程采用位线隔离

    公开(公告)号：US08673716B2

    公开(公告)日：2014-03-18

    申请号：US10118732

    申请日：2002-04-08

    申请人： Mark T. Ramsbey ,  Tazrien Kamal ,  Jean Y. Yang ,  Emmanuil Lingunis ,  Hidehiko Shiraiwa ,  Yu Sun

    发明人： Mark T. Ramsbey ,  Tazrien Kamal ,  Jean Y. Yang ,  Emmanuil Lingunis ,  Hidehiko Shiraiwa ,  Yu Sun

    IPC分类号： H01L21/8247

    CPC分类号： H01L27/11568 ,  H01L27/105 ,  H01L27/11573

    摘要： A method of manufacturing an integrated circuit is provided with a semiconductor substrate having a core region and a periphery region. A charge-trapping dielectric layer is deposited in the core region, and a gate dielectric layer is deposited in the periphery region. Bitlines are formed in the semiconductor substrate in the core region and not in the periphery region. A wordline-gate layer is formed and implanted with dopant in the core region and not in the periphery region. A wordline and gate are formed. Source/drain junctions are implanted with dopant in the semiconductor substrate around the gate, and the gate is implanted with a gate doping implantation in the periphery region and not in the core region.

    摘要翻译： 集成电路的制造方法具有具有芯区域和周边区域的半导体基板。 在芯区域中沉积电荷捕获电介质层，并且在周边区域中沉积栅极电介质层。 位线在芯区域中的半导体衬底中而不是在周边区域中形成。 在芯区域而不是周边区域中形成并注入掺杂剂的字线栅层。 形成了一条字和门。 源极/漏极结在栅极周围的半导体衬底中注入掺杂剂，栅极注入栅极掺杂注入在外围区域而不在核心区域。

    Method of making memory wordline hard mask extension
    3.
    发明授权
    Method of making memory wordline hard mask extension 有权
    制作内存字线硬掩模扩展的方法

    公开(公告)号：US06479348B1

    公开(公告)日：2002-11-12

    申请号：US10109516

    申请日：2002-08-27

    申请人： Tazrien Kamal ,  Minh Van Ngo ,  Mark T. Ramsbey ,  Jeffrey Shields ,  Jean Y. Yang ,  Emmanuil Lingunis ,  Hidehiko Shiraiwa ,  Angela T. Hui

    发明人： Tazrien Kamal ,  Minh Van Ngo ,  Mark T. Ramsbey ,  Jeffrey Shields ,  Jean Y. Yang ,  Emmanuil Lingunis ,  Hidehiko Shiraiwa ,  Angela T. Hui

    IPC分类号： H01L218247

    CPC分类号： H01L27/11568 ,  H01L27/115

    摘要： A manufacturing method is provided for an integrated circuit memory with closely spaced wordlines formed by using hard mask extensions. A charge-trapping dielectric material is deposited over a semiconductor substrate and first and second bitlines are formed therein. A wordline material and a hard mask material are deposited over the wordline material. A photoresist material is deposited over the hard mask material and is processed to form a patterned photoresist material. The hard mask material is processed using the patterned photoresist material to form a patterned hard mask material. The patterned photoresist is then removed. A hard mask extension material is deposited over the wordline material and is processed to form a hard mask extension. The wordline material is processed using the patterned hard mask material and the hard mask extension to form a wordline, and the patterned hard mask material and the hard mask extension are then removed.

    摘要翻译： 提供了一种用于通过使用硬掩模延伸部形成的具有紧密间隔的字线的集成电路存储器的制造方法。 在半导体衬底上沉积电荷俘获电介质材料，并在其中形成第一和第二位线。 字线材料和硬掩模材料沉积在字线材料上。 光致抗蚀剂材料沉积在硬掩模材料上并被处理以形成图案化的光致抗蚀剂材料。 使用图案化的光致抗蚀剂材料处理硬掩模材料以形成图案化的硬掩模材料。 然后去除图案化的光致抗蚀剂。 硬掩模延伸材料沉积在字线材料上并被处理以形成硬掩模延伸部。 使用图案化的硬掩模材料和硬掩模延伸部来处理字线材料以形成字线，然后去除图案化的硬掩模材料和硬掩模延伸部。

    Hard mask process for memory device without bitline shorts
    4.
    发明授权
    Hard mask process for memory device without bitline shorts 有权
    内存设备的硬掩模处理，无位线短路

    公开(公告)号：US06706595B2

    公开(公告)日：2004-03-16

    申请号：US10100485

    申请日：2002-03-14

    申请人： Jean Y. Yang ,  Mark T. Ramsbey ,  Hidehiko Shiraiwa ,  Yider Wu ,  Emmanuil Lingunis ,  Tazrien Kamal

    发明人： Jean Y. Yang ,  Mark T. Ramsbey ,  Hidehiko Shiraiwa ,  Yider Wu ,  Emmanuil Lingunis ,  Tazrien Kamal

    IPC分类号： H01L21336

    CPC分类号： H01L27/11568 ,  H01L27/115

    摘要： A manufacturing method for a MirrorBit® Flash memory includes providing a semiconductor substrate and depositing a charge-trapping dielectric layer. First and second bitlines are implanted and a wordline layer is deposited. A hard mask layer is deposited over the wordline layer. The hard mask is of a material formulated for removal without damaging the charge-trapping dielectric layer. A photoresist is deposited over the wordline layer and used to form a hard mask. The photoresist is removed. The wordline layer is processed using the hard mask to form a wordline and the hard mask is removed. A salicide is grown without short-circuiting the first and second bitlines.

    摘要翻译： 用于MirrorBit（闪存）闪存的制造方法包括提供半导体衬底和沉积电荷俘获电介质层。 植入第一和第二位线，并存放字线层。 硬掩模层沉积在字线层上。 硬掩模是配制用于去除而不损坏电荷捕获介电层的材料。 光刻胶沉积在字线层上并用于形成硬掩模。 去除光致抗蚀剂。 使用硬掩模处理字线层以形成字线，并且去除硬掩模。 生长自杀剂不会使第一和第二位线短路。