利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

12 条记录 (耗时 0.029 秒)

    Method of making memory wordline hard mask extension
    1.
    发明授权
    Method of making memory wordline hard mask extension 有权
    制作内存字线硬掩模扩展的方法

    公开(公告)号：US06479348B1

    公开(公告)日：2002-11-12

    申请号：US10109516

    申请日：2002-08-27

    申请人： Tazrien Kamal ,  Minh Van Ngo ,  Mark T. Ramsbey ,  Jeffrey Shields ,  Jean Y. Yang ,  Emmanuil Lingunis ,  Hidehiko Shiraiwa ,  Angela T. Hui

    发明人： Tazrien Kamal ,  Minh Van Ngo ,  Mark T. Ramsbey ,  Jeffrey Shields ,  Jean Y. Yang ,  Emmanuil Lingunis ,  Hidehiko Shiraiwa ,  Angela T. Hui

    IPC分类号： H01L218247

    CPC分类号： H01L27/11568 ,  H01L27/115

    摘要： A manufacturing method is provided for an integrated circuit memory with closely spaced wordlines formed by using hard mask extensions. A charge-trapping dielectric material is deposited over a semiconductor substrate and first and second bitlines are formed therein. A wordline material and a hard mask material are deposited over the wordline material. A photoresist material is deposited over the hard mask material and is processed to form a patterned photoresist material. The hard mask material is processed using the patterned photoresist material to form a patterned hard mask material. The patterned photoresist is then removed. A hard mask extension material is deposited over the wordline material and is processed to form a hard mask extension. The wordline material is processed using the patterned hard mask material and the hard mask extension to form a wordline, and the patterned hard mask material and the hard mask extension are then removed.

    摘要翻译： 提供了一种用于通过使用硬掩模延伸部形成的具有紧密间隔的字线的集成电路存储器的制造方法。 在半导体衬底上沉积电荷俘获电介质材料，并在其中形成第一和第二位线。 字线材料和硬掩模材料沉积在字线材料上。 光致抗蚀剂材料沉积在硬掩模材料上并被处理以形成图案化的光致抗蚀剂材料。 使用图案化的光致抗蚀剂材料处理硬掩模材料以形成图案化的硬掩模材料。 然后去除图案化的光致抗蚀剂。 硬掩模延伸材料沉积在字线材料上并被处理以形成硬掩模延伸部。 使用图案化的硬掩模材料和硬掩模延伸部来处理字线材料以形成字线，然后去除图案化的硬掩模材料和硬掩模延伸部。

    Method of making a semiconductor structure
    6.
    发明授权
    Method of making a semiconductor structure 有权
    制造半导体结构的方法

    公开(公告)号：US07135396B1

    公开(公告)日：2006-11-14

    申请号：US10939775

    申请日：2004-09-13

    申请人： Calvin T. Gabriel ,  Jeffrey Shields

    发明人： Calvin T. Gabriel ,  Jeffrey Shields

    IPC分类号： H01L21/44 ,  H01L21/4763 ,  H01L31/00 ,  H01L29/00 ,  H01L23/48

    CPC分类号： H01L21/76838 ,  H01L21/32136

    摘要： Methods of making a semiconductor structure are disclosed. A refractory metal layer containing W, TiW, Ta, or TaN and semiconductor layer are formed on a substrate that contains copper in, for example, a via therein. A portion of the refractory metal layer and semiconductor layer is removed by etching using a fluorine-containing compound. By using W, TiW, Ta, or TaN as the refractory metal layer material and employing fluorine-based etching, the copper portion in the substrate is not substantially etched, thus preventing corrosion of the copper portion.

    摘要翻译： 公开了制造半导体结构的方法。 含有W，TiW，Ta或TaN的难熔金属层和半导体层形成在例如其中通孔中含有铜的基板上。 通过使用含氟化合物的蚀刻除去难熔金属层和半导体层的一部分。 通过使用W，TiW，Ta或TaN作为难熔金属层材料并且使用氟基蚀刻，基板中的铜部分基本上不被蚀刻，从而防止铜部分的腐蚀。

    Systems and methods for a memory and/or selection element formed within a recess in a metal line
    10.
    发明授权
    Systems and methods for a memory and/or selection element formed within a recess in a metal line 有权
    用于存储和/或选择元件的系统和方法，其形成在金属线中的凹槽内

    公开(公告)号：US07199416B1

    公开(公告)日：2007-04-03

    申请号：US10985172

    申请日：2004-11-10

    申请人： Nicholas H. Tripsas ,  Minh Tran ,  Jeffrey Shields

    发明人： Nicholas H. Tripsas ,  Minh Tran ,  Jeffrey Shields

    IPC分类号： H01L27/108 ,  H01L23/58

    CPC分类号： H01L27/1021 ,  H01L2924/0002 ,  H01L2924/00

    摘要： The subject invention provides systems and methodologies for fabrication of memory and/or selection (e.g., diodes) elements in a recession in a semiconductor layer. In particular, a trench of varying width is created in the semiconductor layer by employing various etching techniques. A metal film can be deposited in the trench according to a desired deposition thickness in order to seam close a narrow portion of the trench while form a dimple in a wide portion of the trench. The trench, after metal film deposition, exhibits a depression in wider trench portions relative to narrow trench portions. The depression can be utilized by placing one or more memory or selection layers in the depression, and a via can be formed over a portion of the trench to form an interconnect.

    摘要翻译： 本发明提供了用于制造半导体层中的凹陷中的存储器和/或选择（例如，二极管）元件的系统和方法。 特别地，通过采用各种蚀刻技术在半导体层中产生不同宽度的沟槽。 可以根据期望的沉积厚度在沟槽中沉积金属膜，以便在沟槽的宽部分形成凹坑的同时缝合沟槽的窄部分。 在金属膜沉积之后，沟槽相对于窄沟槽部分在较宽的沟槽部分中呈凹陷。 可以通过将一个或多个存储器或选择层放置在凹陷中来利用凹陷，并且可以在沟槽的一部分上形成通孔以形成互连。