利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

126 条记录 (耗时 0.024 秒)

    MEMORY SYSTEM WITH DEPLETION GATE
    2.
    发明申请
    MEMORY SYSTEM WITH DEPLETION GATE 审中-公开
    带有隔离门的记忆系统

    公开(公告)号：US20080150005A1

    公开(公告)日：2008-06-26

    申请号：US11694089

    申请日：2007-03-30

    申请人： Meng Ding ,  YouSeok Suh ,  Wei Zheng ,  Kuo-Tung Chang

    发明人： Meng Ding ,  YouSeok Suh ,  Wei Zheng ,  Kuo-Tung Chang

    IPC分类号： H01L29/792

    CPC分类号： H01L27/11568 ,  H01L27/115 ,  H01L29/66833 ,  H01L29/792

    摘要： A memory system includes a substrate, forming a first insulator layer over the substrate, forming a charge-storage layer over the first insulator layer, forming a second insulator layer over the charge-storage layer, and forming a depletion gate having a depletion phenomenon over the second insulator layer.

    摘要翻译： 存储器系统包括：衬底，在衬底上形成第一绝缘体层，在第一绝缘体层之上形成电荷存储层，在电荷存储层上形成第二绝缘体层，并形成具有耗尽现象的耗尽栅极 第二绝缘体层。

    Flash memory cell with a flair gate
    3.
    发明授权
    Flash memory cell with a flair gate 有权
    闪存单元，带有风格门

    公开(公告)号：US08367537B2

    公开(公告)日：2013-02-05

    申请号：US11801823

    申请日：2007-05-10

    申请人： Meng Ding ,  YouSeok Suh ,  Shenqing Fang ,  Kuo-Tung Chang

    发明人： Meng Ding ,  YouSeok Suh ,  Shenqing Fang ,  Kuo-Tung Chang

    IPC分类号： H01L21/283

    CPC分类号： H01L29/788 ,  H01L21/28273 ,  H01L21/28282 ,  H01L21/762 ,  H01L21/76224 ,  H01L27/0207 ,  H01L27/115 ,  H01L27/11521 ,  H01L27/11568 ,  H01L29/42324 ,  H01L29/4234 ,  H01L29/792

    摘要： An embodiment of the present invention is directed to a method of forming a memory cell. The method includes etching a trench in a substrate and filling the trench with an oxide to form a shallow trench isolation (STI) region. A portion of an active region of the substrate that comes in contact with the STI region forms a bitline-STI edge. The method further includes forming a gate structure over the active region of the substrate and over the STI region. The gate structure has a first width substantially over the center of the active region of the substrate and a second width substantially over the bitline-STI edge, and the second width is greater than the first width.

    摘要翻译： 本发明的实施例涉及一种形成存储单元的方法。 该方法包括蚀刻衬底中的沟槽并用氧化物填充沟槽以形成浅沟槽隔离（STI）区域。 与STI区域接触的衬底的有源区域的一部分形成位线STI边缘。 该方法还包括在衬底的有源区上方和STI区上形成栅极结构。 栅极结构具有基本上在衬底的有源区域的中心上方的第一宽度和基本上位于STI边缘的第二宽度，并且第二宽度大于第一宽度。

    Flash memory cell with a flair gate
    8.
    发明申请
    Flash memory cell with a flair gate 有权
    闪存单元，带有风格门

    公开(公告)号：US20080277712A1

    公开(公告)日：2008-11-13

    申请号：US11801823

    申请日：2007-05-10

    申请人： Meng Ding ,  YouSeok Suh ,  Shenqing Fang ,  Kuo-Tung Chang

    发明人： Meng Ding ,  YouSeok Suh ,  Shenqing Fang ,  Kuo-Tung Chang

    IPC分类号： H01L29/788 ,  H01L21/3205 ,  H01L21/76

    CPC分类号： H01L29/788 ,  H01L21/28273 ,  H01L21/28282 ,  H01L21/762 ,  H01L21/76224 ,  H01L27/0207 ,  H01L27/115 ,  H01L27/11521 ,  H01L27/11568 ,  H01L29/42324 ,  H01L29/4234 ,  H01L29/792

    摘要： An embodiment of the present invention is directed to a method of forming a memory cell. The method includes etching a trench in a substrate and filling the trench with an oxide to form a shallow trench isolation (STI) region. A portion of an active region of the substrate that comes in contact with the STI region forms a bitline-STI edge. The method further includes forming a gate structure over the active region of the substrate and over the STI region. The gate structure has a first width substantially over the center of the active region of the substrate and a second width substantially over the bitline-STI edge, and the second width is greater than the first width.

    摘要翻译： 本发明的实施例涉及一种形成存储单元的方法。 该方法包括蚀刻衬底中的沟槽并用氧化物填充沟槽以形成浅沟槽隔离（STI）区域。 与STI区域接触的衬底的有源区域的一部分形成位线STI边缘。 该方法还包括在衬底的有源区上方和STI区上形成栅极结构。 栅极结构具有基本上在衬底的有源区域的中心上方的第一宽度和基本上位于STI边缘的第二宽度，并且第二宽度大于第一宽度。

    Self-aligned patterning method by using non-conformal film and etch back for flash memory and other semiconductor applications
    10.
    发明申请
    Self-aligned patterning method by using non-conformal film and etch back for flash memory and other semiconductor applications 有权
    通过使用非保形膜的自对准图案化方法，并对闪存和其他半导体应用进行回蚀

    公开(公告)号：US20080171416A1

    公开(公告)日：2008-07-17

    申请号：US11653649

    申请日：2007-01-12

    申请人： Shenging Fang ,  Kuo-Tung Chang ,  Tim Thurgate ,  YouSeok Suh ,  Allison Holbrook

    发明人： Shenging Fang ,  Kuo-Tung Chang ,  Tim Thurgate ,  YouSeok Suh ,  Allison Holbrook

    IPC分类号： H01L21/336

    CPC分类号： H01L27/11568 ,  H01L27/115

    摘要： A method for fabricating a memory device with a self-aligned trap layer which is optimized for scaling is disclosed. In the present invention, a non-conformal oxide is deposited over the charge trapping layer to form a thick oxide on top of the core source/drain region and a pinch off and a void at the top of the STI trench. An etch is performed on the pinch-off oxide and the thin oxide on the trapping layer on the STI oxide. The trapping layer is then partially etched between the core cells. A dip-off of the oxide on the trapping layer is performed. And a top oxide is formed. The top oxide converts the remaining trap layer to oxide and thus isolate the trap layer.

    摘要翻译： 公开了一种用于制造具有自对准陷阱层的存储器件的方法，其被优化用于结垢。 在本发明中，在电荷捕获层上沉积非保形氧化物，以在芯源极/漏极区域的顶部上形成厚的氧化物，并在STI沟槽的顶部形成空隙。 对STI氧化物上的捕获层上的夹断氧化物和薄氧化物进行蚀刻。 然后在核心单元之间部分蚀刻捕获层。 进行捕获层上的氧化物的偏移。 并形成顶部氧化物。 顶部氧化物将剩余的陷阱层转化为氧化物，从而隔离陷阱层。