利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

14 条记录 (耗时 0.024 秒)

    Protection of low-k dielectric in a passivation level
    5.
    发明授权
    Protection of low-k dielectric in a passivation level 有权
    保护低k电介质在钝化水平

    公开(公告)号：US07192867B1

    公开(公告)日：2007-03-20

    申请号：US10184336

    申请日：2002-06-26

    申请人： Mira Ben-Tzur ,  Krishnaswamy Ramkumar ,  Seurabh Dutta Chowdhury ,  Michal Efrati Fastow

    发明人： Mira Ben-Tzur ,  Krishnaswamy Ramkumar ,  Seurabh Dutta Chowdhury ,  Michal Efrati Fastow

    IPC分类号： H01L21/302

    CPC分类号： H01L21/76831 ,  H01L21/76814

    摘要： In one embodiment, a passivation level includes a low-k dielectric. To prevent the low-k dielectric from absorbing moisture when exposed to air, exposed portions of the low-k dielectric are covered with spacers. As can be appreciated, this facilitates integration of low-k dielectrics in passivation levels. Low-k dielectrics in passivation levels help lower capacitance on metal lines, thereby reducing RC delay and increasing signal propagation speeds.

    摘要翻译： 在一个实施例中，钝化层包括低k电介质。 为了防止低k电介质暴露于空气时吸收水分，低k电介质的暴露部分被间隔物覆盖。 可以理解，这有助于低k电介质在钝化层中的集成。 钝化层中的低k电介质有助于降低金属线路上的电容，从而减少RC延迟并增加信号传播速度。

    Low-k dielectric layer with air gaps
    7.
    发明授权
    Low-k dielectric layer with air gaps 有权
    具有气隙的低k电介质层

    公开(公告)号：US06903002B1

    公开(公告)日：2005-06-07

    申请号：US10241236

    申请日：2002-09-11

    申请人： Mira Ben-Tzur ,  Krishnaswamy Ramkumar ,  Christopher A. Seams ,  Thurman J. Rodgers

    发明人： Mira Ben-Tzur ,  Krishnaswamy Ramkumar ,  Christopher A. Seams ,  Thurman J. Rodgers

    IPC分类号： H01L21/302 ,  H01L21/4763 ,  H01L21/768

    CPC分类号： H01L21/7682

    摘要： In one embodiment, a metal level includes a plurality of metal lines. A low-k dielectric is deposited over the metal level such that an air gap forms at least between two metal lines. The relatively low dielectric constant of the low-k dielectric reduces capacitance on metal lines regardless of whether an air gap forms or not. The air gap in the low-k dielectric further reduces capacitance on metal lines. The reduced capacitance translates to lower RC delay and faster signal propagation speeds.

    摘要翻译： 在一个实施例中，金属层包括多条金属线。 低k电介质沉积在金属层上，使得气隙至少形成在两条金属线之间。 低k介质的相对较低的介电常数降低金属线上的电容，而不管是否形成气隙。 低k电介质中的气隙进一步降低了金属线路上的电容。 减小的电容转换为较低的RC延迟和更快的信号传播速度。

    Metal stack for local interconnect layer
    8.
    发明授权
    Metal stack for local interconnect layer 有权
    用于本地互连层的金属堆叠

    公开(公告)号：US06774033B1

    公开(公告)日：2004-08-10

    申请号：US10287258

    申请日：2002-11-04

    申请人： Mira Ben-Tzur ,  Dafna Beery ,  Gorley L. Lau ,  Krishnaswamy Ramkumar

    发明人： Mira Ben-Tzur ,  Dafna Beery ,  Gorley L. Lau ,  Krishnaswamy Ramkumar

    IPC分类号： H01L214763

    CPC分类号： H01L21/32051 ,  H01L21/76895

    摘要： In one embodiment, a local interconnect layer in an integrated circuit is formed by depositing a first film over an oxide layer and depositing a second film over the first film. The first film may comprise titanium nitride, while the second film may comprise tungsten, for example. The first film and the second film may be deposited in-situ by sputtering. The second film may be etched using the first film as an etch stop, and the first film may be etched using the oxide layer as an etch stop.

    摘要翻译： 在一个实施例中，通过在氧化物层上沉积第一膜并在第一膜上沉积第二膜来形成集成电路中的局部互连层。 第一膜可以包括氮化钛，而第二膜可以包括例如钨。 第一膜和第二膜可以通过溅射原位沉积。 可以使用第一膜作为蚀刻停止来蚀刻第二膜，并且可以使用氧化物层作为蚀刻停止来蚀刻第一膜。

    Dual-damascene process and associated floating metal structures
    9.
    发明授权
    Dual-damascene process and associated floating metal structures 有权
    双镶嵌工艺和相关的浮动金属结构

    公开(公告)号：US07026235B1

    公开(公告)日：2006-04-11

    申请号：US10072164

    申请日：2002-02-07

    申请人： Mira Ben-Tzur ,  Krishnaswamy Ramkumar

    发明人： Mira Ben-Tzur ,  Krishnaswamy Ramkumar

    IPC分类号： H01L21/4763

    CPC分类号： H01L21/7682 ,  H01L21/76807 ,  H01L23/5222 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

    摘要： In one embodiment, an interconnect line on one level of an integrated circuit is electrically coupled to another interconnect line on another level. The two layers of interconnects may be coupled together using a via. To reduce capacitance between the interconnect lines, an air core is formed between them. The air core may be formed by using a chemistry that includes a noble gas fluoride to etch a sacrificial layer between the interconnect layers.

    摘要翻译： 在一个实施例中，集成电路的一个电平上的互连线电连接到另一个电平上的另一个互连线。 两层互连可以使用通孔耦合在一起。 为了减小互连线之间的电容，在它们之间形成空芯。 空芯可以通过使用包含惰性气体氟化物的化学物质来形成，以蚀刻互连层之间的牺牲层。

    Low-k dielectric layer with overlying adhesion layer
    10.
    发明授权
    Low-k dielectric layer with overlying adhesion layer 有权
    具有上覆粘合层的低k电介质层

    公开(公告)号：US06939792B1

    公开(公告)日：2005-09-06

    申请号：US10402865

    申请日：2003-03-28

    申请人： Maryam Jahangiri ,  Mira Ben-Tzur

    发明人： Maryam Jahangiri ,  Mira Ben-Tzur

    IPC分类号： H01L21/3105 ,  H01L21/316 ,  H01L21/318 ,  H01L21/469 ,  H01L21/768 ,  H01L23/522

    CPC分类号： H01L21/76837 ,  H01L21/31058 ,  H01L21/31608 ,  H01L21/3185 ,  H01L21/76829 ,  Y10S438/958

    摘要： In one embodiment, a method of fabricating an integrated circuit includes forming a low-k dielectric layer over metal lines, forming an adhesion layer over the low-k dielectric layer, and forming a capping layer over the adhesion layer. The low-k dielectric may comprise SiLK™ dielectric material, while the capping layer may comprise TEOS. The resulting stack of dielectric materials may be employed in a passivation level to protect the metal lines. For example, a topside layer may be formed over the capping layer.

    摘要翻译： 在一个实施例中，制造集成电路的方法包括在金属线上形成低k电介质层，在低k电介质层上形成粘合层，并在粘合层上形成覆盖层。 低k电介质可以包括SiLK TM介电材料，而封盖层可以包括TEOS。 所得到的电介质材料叠层可用于钝化层以保护金属线。 例如，可以在覆盖层上形成顶层。