利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

87 条记录 (耗时 0.022 秒)

    Forwarded clock filtering
    4.
    发明授权
    Forwarded clock filtering 有权
    转发时钟滤波

    公开(公告)号：US07573326B2

    公开(公告)日：2009-08-11

    申请号：US11323310

    申请日：2005-12-30

    申请人： Bryan K. Casper ,  Timothy Hollis ,  James E. Jaussi ,  Stephen R. Mooney ,  Frank O'Mahony ,  Mozhgan Mansuri

    发明人： Bryan K. Casper ,  Timothy Hollis ,  James E. Jaussi ,  Stephen R. Mooney ,  Frank O'Mahony ,  Mozhgan Mansuri

    IPC分类号： H03B1/00

    CPC分类号： H03K5/1565 ,  H03H11/1291 ,  H03K5/01 ,  H03K5/1252 ,  H04L7/027

    摘要： A tunable bandpass filter to provide a filtered differential clock signal in response to an input differential clock signal, where an embodiment comprises a transistor pair loaded by tunable loads, and a feedback circuit to tune the tunable loads. In some embodiments, the feedback circuit tunes the loads to maximize a small-signal differential gain. In other embodiments, the feedback circuit tunes the loads to minimize a metric indicative of jitter in the filtered differential clock signal. Other embodiments are described and claimed.

    摘要翻译： 一种可调谐带通滤波器，用于响应于输入差分时钟信号提供经滤波的差分时钟信号，其中实施例包括由可调谐负载加载的晶体管对，以及用于调谐可调负载的反馈电路。 在一些实施例中，反馈电路调谐负载以最大化小信号差分增益。 在其他实施例中，反馈电路调整负载以最小化指示经滤波的差分时钟信号中的抖动的度量。 描述和要求保护其他实施例。

    ON-DIE ALL-DIGITAL DELAY MEASUREMENT CIRCUIT
    8.
    发明申请
    ON-DIE ALL-DIGITAL DELAY MEASUREMENT CIRCUIT 有权
    全数字数字延时测量电路

    公开(公告)号：US20140203798A1

    公开(公告)日：2014-07-24

    申请号：US13997604

    申请日：2012-03-30

    申请人： Frank O'Mahony ,  Bryan K. Casper ,  Mozhgan Mansuri

    发明人： Frank O'Mahony ,  Bryan K. Casper ,  Mozhgan Mansuri

    IPC分类号： G01R31/317

    CPC分类号： G01R31/31725 ,  G01R25/08 ,  G01R31/31726 ,  G04F10/005 ,  H03K2005/00052

    摘要： An all-digital delay measurement circuit (DMC) constructed on an integrated circuit (IC) die characterizes clocking circuits such as full phase rotation interpolators, also constructed on the IC die. The on-die all-digital DMC produces a digital output value proportional to the relative delay between two clocks, normalized to the clock period of the two clocks.

    摘要翻译： 在集成电路（IC）芯片上构造的全数字延迟测量电路（DMC）表征了也在IC芯片上构造的诸如全相位旋转内插器的时钟电路。 片上全数字DMC产生与两个时钟之间的相对延迟成比例的数字输出值，归一化为两个时钟的时钟周期。