公开(公告)号：US07554203B2

公开(公告)日：2009-06-30

申请号：US11427917

申请日：2006-06-30

申请人： Qing A Zhou ,  Daoqiang Lu ,  Wei Shi ,  Jiangqi He

发明人： Qing A Zhou ,  Daoqiang Lu ,  Wei Shi ,  Jiangqi He

IPC分类号： H01L29/40

CPC分类号： H01L24/81 ,  H01L24/17 ,  H01L24/73 ,  H01L25/0652 ,  H01L25/0657 ,  H01L25/18 ,  H01L25/50 ,  H01L2224/0554 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/13099 ,  H01L2224/1403 ,  H01L2224/141 ,  H01L2224/16145 ,  H01L2224/1703 ,  H01L2224/48091 ,  H01L2224/49171 ,  H01L2224/4943 ,  H01L2224/731 ,  H01L2224/73207 ,  H01L2224/81194 ,  H01L2224/81801 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06555 ,  H01L2225/06562 ,  H01L2225/06586 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01033 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/1433 ,  H01L2924/15311 ,  H01L2224/05599 ,  H01L2224/0555 ,  H01L2224/0556

摘要： An integrated circuit (“IC”) package having two or more dice stacked on a substrate and electrically coupled using two or more different connection technologies may improve high-speed input/output (“I/O”) bandwidth. In an embodiment, one die is a processor and at least one other die is a dynamic random access memory (“DRAM”). One or more of the dice may be thinned and placed between the substrate and a portion of one or more of the other dice, which may be horizontally offset. One or more of the dice may be embedded in the substrate. The dice may be coupled to each other and to the substrate using a combination of controlled-collapse chip connection (“C4”) and wirebonding connection technologies. Methods of fabrication, and application of the package to an electronic assembly and to an electronic system, are also described.

摘要翻译： 具有堆叠在基板上并且使用两个或多个不同连接技术电耦合的两个或多个骰子的集成电路（“IC”）封装可以改善高速输入/输出（“I / O”）带宽。 在一个实施例中，一个管芯是处理器，并且至少一个其它管芯是动态随机存取存储器（“DRAM”）。 一个或多个骰子可以变薄并且放置在基底和可以水平偏移的另一个骰子中的一个或多个的一部分之间。 一个或多个骰子可以嵌入在基底中。 骰子可以使用控制崩溃芯片连接（“C4”）和引线键合连接技术的组合彼此耦合到基板。 还描述了制造方法以及将包装应用于电子组件和电子系统。

公开(公告)号：US20110058419A1

公开(公告)日：2011-03-10

申请号：US12938608

申请日：2010-11-03

申请人： Qing A. Zhou ,  Daoqiang Lu ,  Jiangqi He ,  Wei Shi ,  Xiang Yin Zeng

发明人： Qing A. Zhou ,  Daoqiang Lu ,  Jiangqi He ,  Wei Shi ,  Xiang Yin Zeng

IPC分类号： G11C5/06 ,  G11C16/04

CPC分类号： H01L23/48 ,  H01L25/0652 ,  H01L2924/00014 ,  H01L2224/48

摘要： Disclosed are embodiments of a multi-chip assembly including optically coupled die. The multi-chip assembly may include two opposing substrates, and a number of die are mounted on each of the substrates. At least one die on one of the substrates is in optical communication with at least one opposing die on the other substrate. Other embodiments are described and claimed.

摘要翻译： 公开了包括光耦合管芯的多芯片组件的实施例。 多芯片组件可以包括两个相对的基板，并且在每个基板上安装多个管芯。 一个基板上的至少一个管芯与另一个基板上的至少一个相对的管芯光学连通。 描述和要求保护其他实施例。

公开(公告)号：US07564066B2

公开(公告)日：2009-07-21

申请号：US11270271

申请日：2005-11-09

申请人： Qing A. Zhou ,  Daoqiang Lu ,  Jiangqi He ,  Wei Shi ,  Xiang Yin Zeng

发明人： Qing A. Zhou ,  Daoqiang Lu ,  Jiangqi He ,  Wei Shi ,  Xiang Yin Zeng

IPC分类号： H01L31/12

CPC分类号： H01L23/48 ,  H01L25/0652 ,  H01L2924/00014 ,  H01L2224/48

摘要： Disclosed are embodiments of a multi-chip assembly including optically coupled die. The multi-chip assembly may include two opposing substrates, and a number of die are mounted on each of the substrates. At least one die on one of the substrates is in optical communication with at least one opposing die on the other substrate. Other embodiments are described and claimed.

公开(公告)号：US07432592B2

公开(公告)日：2008-10-07

申请号：US11250644

申请日：2005-10-13

申请人： Wei Shi ,  Daoqiang Lu ,  Yiqun Bai ,  Qing A. Zhou ,  Jiangqi He

发明人： Wei Shi ,  Daoqiang Lu ,  Yiqun Bai ,  Qing A. Zhou ,  Jiangqi He

IPC分类号： H01L23/34

CPC分类号： H01L23/473 ,  H01L25/0657 ,  H01L25/18 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06562 ,  H01L2225/06589 ,  H01L2924/0002 ,  H01L2924/00

摘要： Some embodiments of the present invention include apparatuses and methods relating to integrated micro-channels for removing heat from 3D through silicon architectures.

摘要翻译： 本发明的一些实施例包括与通过硅架构从3D去除热量的集成微通道相关的装置和方法。

公开(公告)号：US20080003717A1

公开(公告)日：2008-01-03

申请号：US11427917

申请日：2006-06-30

申请人： Qing A. Zhou ,  Daoqiang Lu ,  Wei Shi ,  Jiangqi He

发明人： Qing A. Zhou ,  Daoqiang Lu ,  Wei Shi ,  Jiangqi He

IPC分类号： H01L21/00

CPC分类号： H01L24/81 ,  H01L24/17 ,  H01L24/73 ,  H01L25/0652 ,  H01L25/0657 ,  H01L25/18 ,  H01L25/50 ,  H01L2224/0554 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/13099 ,  H01L2224/1403 ,  H01L2224/141 ,  H01L2224/16145 ,  H01L2224/1703 ,  H01L2224/48091 ,  H01L2224/49171 ,  H01L2224/4943 ,  H01L2224/731 ,  H01L2224/73207 ,  H01L2224/81194 ,  H01L2224/81801 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06555 ,  H01L2225/06562 ,  H01L2225/06586 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01033 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/1433 ,  H01L2924/15311 ,  H01L2224/05599 ,  H01L2224/0555 ,  H01L2224/0556

摘要： An integrated circuit (“IC”) package having two or more dice stacked on a substrate and electrically coupled using two or more different connection technologies may improve high-speed input/output (“I/O”) bandwidth. In an embodiment, one die is a processor and at least one other die is a dynamic random access memory (“DRAM”). One or more of the dice may be thinned and placed between the substrate and a portion of one or more of the other dice, which may be horizontally offset. One or more of the dice may be embedded in the substrate. The dice may be coupled to each other and to the substrate using a combination of controlled-collapse chip connection (“C4”) and wirebonding connection technologies. Methods of fabrication, and application of the package to an electronic assembly and to an electronic system, are also described.

摘要翻译： 具有堆叠在基板上并且使用两种或更多种不同连接技术电耦合的两个或多个骰子的集成电路（“IC”）封装可以改善高速输入/输出（“I / O”）带宽。 在一个实施例中，一个管芯是处理器，并且至少一个其它管芯是动态随机存取存储器（“DRAM”）。 一个或多个骰子可以变薄并且放置在基底和可以水平偏移的另一个骰子中的一个或多个的一部分之间。 一个或多个骰子可以嵌入在基底中。 骰子可以使用控制崩溃芯片连接（“C4”）和引线键合连接技术的组合彼此耦合到基板。 还描述了制造方法以及将包装应用于电子组件和电子系统。

公开(公告)号：US08189361B2

公开(公告)日：2012-05-29

申请号：US12938608

申请日：2010-11-03

申请人： Qing A. Zhou ,  Daoqiang Lu ,  Jiangqi He ,  Wei Shi ,  Xiang Yin Zeng

发明人： Qing A. Zhou ,  Daoqiang Lu ,  Jiangqi He ,  Wei Shi ,  Xiang Yin Zeng

IPC分类号： H01L31/147

CPC分类号： H01L23/48 ,  H01L25/0652 ,  H01L2924/00014 ,  H01L2224/48

摘要： Disclosed are embodiments of a multi-chip assembly including optically coupled die. The multi-chip assembly may include two opposing substrates, and a number of die are mounted on each of the substrates. At least one die on one of the substrates is in optical communication with at least one opposing die on the other substrate. Other embodiments are described and claimed.

摘要翻译： 公开了包括光耦合管芯的多芯片组件的实施例。 多芯片组件可以包括两个相对的基板，并且在每个基板上安装多个管芯。 一个基板上的至少一个管芯与另一个基板上的至少一个相对的管芯光学连通。 描述和要求保护其他实施例。

公开(公告)号：US07851809B2

公开(公告)日：2010-12-14

申请号：US12456224

申请日：2009-06-12

申请人： Qing A. Zhou ,  Daoqiang Lu ,  Jiangqi He ,  Wei Shi ,  Xiang Yin Zeng

发明人： Qing A. Zhou ,  Daoqiang Lu ,  Jiangqi He ,  Wei Shi ,  Xiang Yin Zeng

IPC分类号： H01L31/147

CPC分类号： H01L23/48 ,  H01L25/0652 ,  H01L2924/00014 ,  H01L2224/48

摘要： Disclosed are embodiments of a multi-chip assembly including optically coupled die. The multi-chip assembly may include two opposing substrates, and a number of die are mounted on each of the substrates. At least one die on one of the substrates is in optical communication with at least one opposing die on the other substrate. Other embodiments are described and claimed.

摘要翻译： 公开了包括光耦合管芯的多芯片组件的实施例。 多芯片组件可以包括两个相对的基板，并且在每个基板上安装多个管芯。 其中一个基板上的至少一个管芯与另一基板上的至少一个相对的管芯光学连通。 描述和要求保护其他实施例。

公开(公告)号：US07980865B2

公开(公告)日：2011-07-19

申请号：US11315854

申请日：2005-12-22

申请人： Wei Shi ,  Daoqiang Lu ,  Qing Zhou ,  Jiangqi He

发明人： Wei Shi ,  Daoqiang Lu ,  Qing Zhou ,  Jiangqi He

IPC分类号： H01R12/00

CPC分类号： H05K7/1061 ,  Y10T29/49117

摘要： A separable electrical connection may be provided with a landside pad on one of two electrical components to be joined. The landside pad may be made up of two parts, including a flat portion and a raised edge formed on the flat portion. In some embodiments, the raised edge may have a closed geometric shape. Then, a socket contact engaging the junction between the flat portion and the raised edge is prevented from sliding off of the landside pad by the raised edge. In addition, dual areas of electrical connection can be established between both the flat portion and raised edge of the landside pad and the correspondingly shaped pair of portions on the socket. This increases the electrical efficiency of the connection and its security.

摘要翻译： 可分离的电连接可以在待连接的两个电气部件之一上设置有陆侧焊盘。 侧面垫可以由两部分组成，包括平坦部分和形成在平坦部分上的凸起边缘。 在一些实施例中，凸起边缘可以具有闭合的几何形状。 然后，通过凸起边缘防止接合平坦部分和凸起边缘之间的连接处的插座触点从边缘垫片滑出。 此外，可以在陆侧衬垫的平坦部分和凸起边缘以及插座上的相应形状的一对部分之间建立双重电连接区域。 这增加了连接的电效率及其安全性。

公开(公告)号：US20110175230A1

公开(公告)日：2011-07-21

申请号：US13075345

申请日：2011-03-30

申请人： Qing Zhou ,  Wei Shi ,  Daoqiang Lu ,  Jiangqi He

发明人： Qing Zhou ,  Wei Shi ,  Daoqiang Lu ,  Jiangqi He

IPC分类号： H01L23/48

CPC分类号： H01L23/49811 ,  H01L2224/1319 ,  H01L2224/16 ,  H01L2224/73253 ,  H01L2924/01079 ,  H01L2924/15311 ,  H01L2924/15313 ,  H01L2924/16152 ,  H05K3/4007 ,  H05K2201/0133 ,  H05K2201/0367

摘要： In one embodiment, the present invention includes a semiconductor package having a substrate with a first surface to support a semiconductor die. A second surface of the substrate includes compliant conductive pads to provide electrical connections to the semiconductor die. In this way, improved connection between the semiconductor package and a socket is provided. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括具有第一表面以支撑半导体管芯的衬底的半导体封装。 衬底的第二表面包括柔性导电焊盘以提供到半导体管芯的电连接。 以这种方式，提供了半导体封装和插座之间的改进的连接。 描述和要求保护其他实施例。

公开(公告)号：US07939922B2

公开(公告)日：2011-05-10

申请号：US12426322

申请日：2009-04-20

申请人： Qing Zhou ,  Wei Shi ,  Daoqiang Lu ,  Jiangqi He

发明人： Qing Zhou ,  Wei Shi ,  Daoqiang Lu ,  Jiangqi He

IPC分类号： H01L23/02 ,  H01L23/10 ,  H01L21/44 ,  H01L21/4763

CPC分类号： H01L23/49811 ,  H01L2224/1319 ,  H01L2224/16 ,  H01L2224/73253 ,  H01L2924/01079 ,  H01L2924/15311 ,  H01L2924/15313 ,  H01L2924/16152 ,  H05K3/4007 ,  H05K2201/0133 ,  H05K2201/0367

摘要： In one embodiment, the present invention includes a semiconductor package having a substrate with a first surface to support a semiconductor die. A second surface of the substrate includes compliant conductive pads to provide electrical connections to the semiconductor die. In this way, improved connection between the semiconductor package and a socket is provided. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括具有第一表面以支撑半导体管芯的衬底的半导体封装。 衬底的第二表面包括柔性导电焊盘以提供到半导体管芯的电连接。 以这种方式，提供了半导体封装和插座之间的改进的连接。 描述和要求保护其他实施例。