利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

24 条记录 (耗时 0.025 秒)

    Memory error detection and/or correction
    1.
    发明授权
    Memory error detection and/or correction 有权
    存储器错误检测和/或校正

    公开(公告)号：US08250435B2

    公开(公告)日：2012-08-21

    申请号：US12559953

    申请日：2009-09-15

    申请人： Robert G. Blankenship ,  Dennis W. Brzezinski ,  Edwin F. Mendez Valverde

    发明人： Robert G. Blankenship ,  Dennis W. Brzezinski ,  Edwin F. Mendez Valverde

    IPC分类号： H03M13/00

    CPC分类号： G06F11/1004

    摘要： An embodiment may include circuitry that may detect and/or correct at least one error in a data codeword that may include a data word, cyclical redundancy check (CRC) word, and parity word. The circuitry may select whether a portion of the CRC word indicates whether only a single processor has accessed the data word. The data word, CRC word, and the parity word may be accessible in respective distinct memory device sets that each may include one or more respective memory devices. If the circuitry detects, based at least in part upon the data codeword and CRC word, a CRC error, and the at least one error includes fewer than a first predetermined number of errors, the circuitry may determine in which of the one or more respective memory devices in the memory device sets the at least one error resides and may correct the at least one error.

    摘要翻译： 实施例可以包括可以检测和/或校正可包括数据字，循环冗余校验（CRC）字和奇偶校验字的数据码字中的至少一个错误的电路。 电路可以选择CRC字的一部分是否指示单个处理器是否已经访问了数据字。 数据字，CRC字和奇偶校验字可以在各自不同的存储器件组中可访问，每个不同的存储器件集合可以包括一个或多个相应的存储器件。 如果电路至少部分地基于数据码字和CRC字来检测CRC错误，并且该至少一个错误包括少于第一预定数量的错误，则电路可以确定在一个或多个相应的 存储器设备中的存储器设备设置至少一个错误，并且可以校正至少一个错误。

    MEMORY ERROR DETECTION AND/OR CORRECTION
    2.
    发明申请
    MEMORY ERROR DETECTION AND/OR CORRECTION 有权
    存储器错误检测和/或校正

    公开(公告)号：US20110066919A1

    公开(公告)日：2011-03-17

    申请号：US12559953

    申请日：2009-09-15

    申请人： Robert G. Blankenship ,  Dennis W. Brzezinski ,  Edwin F. Mendez Valverde

    发明人： Robert G. Blankenship ,  Dennis W. Brzezinski ,  Edwin F. Mendez Valverde

    IPC分类号： H03M13/05 ,  G06F11/10

    CPC分类号： G06F11/1004

    摘要： An embodiment may include circuitry that may detect and/or correct at least one error in a data codeword that may include a data word, cyclical redundancy check (CRC) word, and parity word. The circuitry may select whether a portion of the CRC word indicates whether only a single processor has accessed the data word. The data word, CRC word, and the parity word may be accessible in respective distinct memory device sets that each may include one or more respective memory devices. If the circuitry detects, based at least in part upon the data codeword and CRC word, a CRC error, and the at least one error includes fewer than a first predetermined number of errors, the circuitry may determine in which of the one or more respective memory devices in the memory device sets the at least one error resides and may correct the at least one error.

    摘要翻译： 实施例可以包括可以检测和/或校正可包括数据字，循环冗余校验（CRC）字和奇偶校验字的数据码字中的至少一个错误的电路。 电路可以选择CRC字的一部分是否指示单个处理器是否已经访问了数据字。 数据字，CRC字和奇偶校验字可以在各自不同的存储器件组中可访问，每个不同的存储器件集合可以包括一个或多个相应的存储器件。 如果电路至少部分地基于数据码字和CRC字来检测CRC错误，并且该至少一个错误包括少于第一预定数量的错误，则电路可以确定在一个或多个相应的 存储器设备中的存储器设备设置至少一个错误，并且可以校正至少一个错误。

    METHOD AND SYSTEM FOR ERROR MANAGEMENT IN A MEMORY DEVICE
    5.
    发明申请
    METHOD AND SYSTEM FOR ERROR MANAGEMENT IN A MEMORY DEVICE 有权
    用于存储器件中的错误管理的方法和系统

    公开(公告)号：US20130117641A1

    公开(公告)日：2013-05-09

    申请号：US13619452

    申请日：2012-09-14

    申请人： Kuljit S. Bains ,  David J. Zimmerman ,  Dennis W. Brzezinski ,  Michael Williams ,  John B. Halbert

    发明人： Kuljit S. Bains ,  David J. Zimmerman ,  Dennis W. Brzezinski ,  Michael Williams ,  John B. Halbert

    IPC分类号： G06F11/10

    CPC分类号： G06F11/10 ,  G06F11/1016

    摘要： A method and system for error management in a memory device. In one embodiment of the invention, the memory device can handle commands and address parity errors and cyclic redundancy check errors. In one embodiment of the invention, the memory can detect whether a received command has any parity errors by determining whether the command bits or the address bits of the received command has any parity errors. If a parity error or cyclic redundancy check error in the received command is detected, an error handling mechanism is triggered to recover from the errant command.

    摘要翻译： 一种用于存储器件中的错误管理的方法和系统。 在本发明的一个实施例中，存储器设备可以处理命令和寻址奇偶校验错误和循环冗余校验错误。 在本发明的一个实施例中，存储器可以通过确定接收到的命令的命令位或地址位是否具有任何奇偶校验错误来检测所接收的命令是否具有任何奇偶校验错误。 如果检测到接收到的命令中的奇偶校验错误或循环冗余校验错误，则触发错误处理机制以从错误命令中恢复。

    Systems, methods, and apparatuses to transfer data and data mask bits in a common frame with a shared error bit code
    7.
    发明授权
    Systems, methods, and apparatuses to transfer data and data mask bits in a common frame with a shared error bit code 有权
    使用共享错误位代码在公共帧中传输数据和数据屏蔽位的系统，方法和装置

    公开(公告)号：US08196009B2

    公开(公告)日：2012-06-05

    申请号：US12141339

    申请日：2008-06-18

    申请人： Kuljit S. Bains ,  Dennis W. Brzezinski

    发明人： Kuljit S. Bains ,  Dennis W. Brzezinski

    IPC分类号： H03M13/00

    CPC分类号： G11C7/1006 ,  G06F11/1004 ,  G11C7/1045 ,  G11C7/1051 ,  G11C7/1069

    摘要： Embodiments of the invention are generally directed to systems, methods, and apparatuses to transfer data and data mask bits in a common frame with a shared error bit code. A memory system uses data frames to transfer data between a host and a memory device. In some cases, the system may also transfer one or more data mask bits in a data frame (rather than via a separate bit lane). The system may generate an error bit checksum (such as a cyclic redundancy code or CRC) to cover the data bits and the data mask bits. In some embodiments, the data bits, data mask bits, and checksum bits are transferred in a common frame.

    摘要翻译： 本发明的实施例一般涉及用共享错误位代码传送公共帧中的数据和数据掩码位的系统，方法和装置。 存储器系统使用数据帧在主机和存储器件之间传输数据。 在一些情况下，系统还可以传送数据帧中的一个或多个数据屏蔽位（而不是通过单独的位通道）。 系统可以生成错误比特校验和（例如循环冗余码或CRC）来覆盖数据比特和数据掩码比特。 在一些实施例中，数据位，数据屏蔽位和校验和位在公共帧中传送。

    Memory channel with bit lane fail-over
    8.
    发明授权
    Memory channel with bit lane fail-over 有权
    具有位线故障切换的内存通道

    公开(公告)号：US08020056B2

    公开(公告)日：2011-09-13

    申请号：US12836953

    申请日：2010-07-15

    申请人： Pete D. Vogt ,  Dennis W. Brzezinski ,  Warren R. Morrow

    发明人： Pete D. Vogt ,  Dennis W. Brzezinski ,  Warren R. Morrow

    IPC分类号： G11C29/00

    CPC分类号： G06F12/00 ,  G06F13/4243 ,  G06F13/4256 ,  Y02D10/14 ,  Y02D10/151

    摘要： Memory apparatus and methods utilizing multiple bit lanes may redirect one or more signals on the bit lanes. A memory agent may include a redrive circuit having a plurality of bit lanes, a memory device or interface, and a fail-over circuit coupled between the plurality of bit lanes and the memory device or interface.

    摘要翻译： 使用多个位通道的存储装置和方法可以重定向在位通道上的一个或多个信号。 存储器可以包括具有多个位通道的重新驱动电路，存储器件或接口以及耦合在多个位通道和存储器件或接口之间的故障切换电路。