公开(公告)号：US08234596B2

公开(公告)日：2012-07-31

申请号：US12552010

申请日：2009-09-01

申请人： Ryuji Ogawa ,  Masahiro Miyairi ,  Shimon Maeda ,  Suigen Kyoh ,  Satoshi Tanaka

发明人： Ryuji Ogawa ,  Masahiro Miyairi ,  Shimon Maeda ,  Suigen Kyoh ,  Satoshi Tanaka

IPC分类号： G06F17/50

CPC分类号： G03F1/36

摘要： A pattern data creating method according to an embodiment of the present invention comprises: extracting marginal error patterns using a first result obtained by applying process simulation to mask pattern data based on an evaluation target cell pattern, applying the process simulation to mask pattern data based on an evaluation target cell pattern with peripheral environment pattern created by arranging a peripheral environment pattern in the marginal error patterns such that a second result obtained by creating mask pattern data and applying the process simulation to the mask pattern data is more deteriorated than the first result, and correcting the evaluation target cell pattern or the mask pattern data based on the evaluation target cell pattern when there is a fatal error.

摘要翻译： 根据本发明的实施例的图形数据创建方法包括：使用通过应用过程模拟获得的第一结果来提取边缘误差模式以基于评估目标单元图案来屏蔽图案数据，将过程模拟应用于基于 通过将周边环境图案布置在边缘误差图案中，使得通过创建掩模图案数据获得的第二结果和对掩模图案数据应用处理模拟而得到的第一结果比第一结果更差，从而产生具有周边环境图案的评估对象单元图案， 以及当存在致命错误时，基于评估对象单元图案来校正评估对象单元格图案或掩模图案数据。

公开(公告)号：US20100081294A1

公开(公告)日：2010-04-01

申请号：US12552010

申请日：2009-09-01

申请人： Ryuji OGAWA ,  Masahiro Miyairi ,  Shimon Maeda ,  Suigen Kyoh ,  Satoshi Tanaka

发明人： Ryuji OGAWA ,  Masahiro Miyairi ,  Shimon Maeda ,  Suigen Kyoh ,  Satoshi Tanaka

IPC分类号： H01L21/027 ,  G06F17/50

CPC分类号： G03F1/36

摘要： A pattern data creating method according to an embodiment of the present invention comprises: extracting marginal error patterns using a first result obtained by applying process simulation to mask pattern data based on an evaluation target cell pattern, applying the process simulation to mask pattern data based on an evaluation target cell pattern with peripheral environment pattern created by arranging a peripheral environment pattern in the marginal error patterns such that a second result obtained by creating mask pattern data and applying the process simulation to the mask pattern data is more deteriorated than the first result, and correcting the evaluation target cell pattern or the mask pattern data based on the evaluation target cell pattern when there is a fatal error.

摘要翻译： 根据本发明的实施例的图形数据创建方法包括：使用通过应用过程模拟获得的第一结果来提取边缘误差模式以基于评估目标单元图案来屏蔽图案数据，将过程模拟应用于基于 通过将周边环境图案布置在边缘误差图案中，使得通过创建掩模图案数据获得的第二结果和对掩模图案数据应用处理模拟而得到的第一结果比第一结果更差，从而产生具有周边环境图案的评估对象单元图案， 以及当存在致命错误时，基于评估对象单元图案来校正评估对象单元格图案或掩模图案数据。

公开(公告)号：US20100067777A1

公开(公告)日：2010-03-18

申请号：US12536900

申请日：2009-08-06

申请人： Katsuyoshi Kodera ,  Satoshi Tanaka ,  Shimon Maeda ,  Suigen Kyoh ,  Soichi Inoue ,  Ryuji Ogawa

发明人： Katsuyoshi Kodera ,  Satoshi Tanaka ,  Shimon Maeda ,  Suigen Kyoh ,  Soichi Inoue ,  Ryuji Ogawa

IPC分类号： G06K9/00

CPC分类号： G03F1/44 ,  G03F1/36

摘要： An evaluation pattern generating method including dividing a peripheral area of an evaluation target pattern into a plurality of meshes; calculating an image intensity of a circuit pattern when the evaluation target pattern is transferred onto a wafer by a lithography process in a case where a mask function value is given to a predetermined mesh; calculating a mask function value of the mesh so that a cost function of the image intensity, in which an optical image characteristic amount that affects a transfer performance of the evaluation target pattern to the wafer is set to the image intensity, satisfies a predetermined reference when evaluating a lithography performance of the evaluation target pattern; and generating an evaluation pattern corresponding to the mask function value.

摘要翻译： 1.一种评价图案生成方法，包括将评价对象图案的周边区域划分为多个网格; 当将掩模函数值赋予预定网格时，通过光刻处理将评估对象图案转印到晶片上时，计算电路图案的图像强度; 计算网格的掩码函数值，使得影响评估对象图案对晶片的转印性能的光学图像特征量被设置为图像强度的图像强度的成本函数满足预定参考，当 评估目标模式的光刻性能评估; 以及生成与所述掩模功能值对应的评估图案。

公开(公告)号：US07194704B2

公开(公告)日：2007-03-20

申请号：US11012491

申请日：2004-12-16

申请人： Toshiya Kotani ,  Shigeki Nojima ,  Suigen Kyoh ,  Kyoko Izuha ,  Ryuji Ogawa ,  Satoshi Tanaka ,  Soichi Inoue ,  Hirotaka Ichikawa

发明人： Toshiya Kotani ,  Shigeki Nojima ,  Suigen Kyoh ,  Kyoko Izuha ,  Ryuji Ogawa ,  Satoshi Tanaka ,  Soichi Inoue ,  Hirotaka Ichikawa

IPC分类号： G06F17/50 ,  G06F9/45 ,  G06F9/455

CPC分类号： G06F17/5081 ,  H01L21/0271

摘要： There is disclosed a method of producing a design layout by optimizing at least one of design rule, process proximity correction parameter and process parameter, including calculating a processed pattern shape based on a design layout and a process parameter, extracting a dangerous spot having an evaluation value with respect to the processed pattern shape, which does not satisfy a predetermined tolerance, generating a repair guideline of the design layout based on a pattern included in the dangerous spot, and repairing that portion of the design layout which corresponds to the dangerous spot based on the repair guideline.

摘要翻译： 公开了一种通过优化设计规则，过程接近校正参数和过程参数中的至少一个来生成设计布局的方法，包括基于设计布局和过程参数来计算处理的图案形状，提取具有评估的危险点 相对于不满足预定公差的加工图案形状的值，基于包含在危险点中的图案生成设计布局的修理指南，并且修复与危险点对应的设计布局的那部分 在维修准则上。

公开(公告)号：US20050204322A1

公开(公告)日：2005-09-15

申请号：US11012491

申请日：2004-12-16

申请人： Toshiya Kotani ,  Shigeki Nojima ,  Suigen Kyoh ,  Kyoko Izuha ,  Ryuji Ogawa ,  Satoshi Tanaka ,  Soichi Inoue ,  Hirotaka Ichikawa

发明人： Toshiya Kotani ,  Shigeki Nojima ,  Suigen Kyoh ,  Kyoko Izuha ,  Ryuji Ogawa ,  Satoshi Tanaka ,  Soichi Inoue ,  Hirotaka Ichikawa

IPC分类号： G03F1/36 ,  G03F1/68 ,  G03F1/70 ,  G06F17/50 ,  H01L21/027 ,  H01L21/82

CPC分类号： G06F17/5081 ,  H01L21/0271

摘要： There is disclosed a method of producing a design layout by optimizing at least one of design rule, process proximity correction parameter and process parameter, including calculating a processed pattern shape based on a design layout and a process parameter, extracting a dangerous spot having an evaluation value with respect to the processed pattern shape, which does not satisfy a predetermined tolerance, generating a repair guideline of the design layout based on a pattern included in the dangerous spot, and repairing that portion of the design layout which corresponds to the dangerous spot based on the repair guideline.

摘要翻译： 公开了一种通过优化设计规则，过程接近校正参数和过程参数中的至少一个来生成设计布局的方法，包括基于设计布局和过程参数来计算处理的图案形状，提取具有评估的危险点 相对于不满足预定公差的加工图案形状的值，基于包含在危险点中的图案生成设计布局的修理指南，并且修复与危险点对应的设计布局的那部分 在维修准则上。

公开(公告)号：US20090037852A1

公开(公告)日：2009-02-05

申请号：US12180244

申请日：2008-07-25

申请人： Sachiko KOBAYASHI ,  Suigen Kyoh ,  Shimon Maeda

发明人： Sachiko KOBAYASHI ,  Suigen Kyoh ,  Shimon Maeda

IPC分类号： G06F17/50

CPC分类号： G06F17/5081

摘要： A pattern data generation method of an aspect of the present invention, the method includes creating at least one modification guide to modify a modification target point contained in pattern data, evaluating the modification guides on the basis of an evaluation item, the evaluation item being a change in the shape of the pattern data for the modification target point caused by the modification based on the modification guides or a change in electric characteristics of a pattern formed in accordance with the pattern data, selecting a predetermined modification guide from among the modification guides on the basis of the evaluation result of the modification guides, and modifying the modification target point in accordance with the selected modification guide.

摘要翻译： 本发明的一个方式的图形数据生成方法，该方法包括创建至少一个修改指南，以修改包含在图案数据中的修改目标点，基于评估项目评估修改指南，评估项目是 基于修改引导引起的修改目标点的图案数据的形状的改变或根据图案数据形成的图案的电特性的变化，从修改引导件中选择预定的修改指南 修改指南的评估结果的基础，以及根据所选择的修改指南修改修改目标点。

公开(公告)号：US20090031262A1

公开(公告)日：2009-01-29

申请号：US12179735

申请日：2008-07-25

申请人： Shimon Maeda ,  Suigen Kyoh ,  Soichi Inoue

发明人： Shimon Maeda ,  Suigen Kyoh ,  Soichi Inoue

IPC分类号： G06F17/50

CPC分类号： G06F17/5068

摘要： A mask pattern formation method and apparatus capable of performing OPC and lithography verification and obtaining OPC result, and a lithography mask are provided. The method of forming a mask pattern from a design layout of a semiconductor integrated circuit comprises inputting a design layout, performing first OPC on the design layout, calculating a first evaluation value for a finished planar shape of a resist pattern corresponding to the design layout based on the first OPC, determining whether the first evaluation value satisfies a predetermined value, if the first evaluation value does not satisfy the predetermined value, locally altering the design layout, performing second OPC on the altered design layout, calculating a second evaluation value for the altered design layout, performing second determination, and if the second evaluation value satisfies the predetermined value, outputting the result of OPC and the first and second evaluation values.

摘要翻译： 提供了能够执行OPC和光刻验证并获得OPC结果的掩模图案形成方法和装置，以及光刻掩模。 从半导体集成电路的设计布局形成掩模图案的方法包括输入设计布局，在设计布局上执行第一OPC，计算与设计布局相对应的抗蚀剂图案的成品平面形状的第一评估值 在第一OPC上，确定第一评估值是否满足预定值，如果第一评估值不满足预定值，则局部改变设计布局，在改变的设计布局上执行第二OPC，计算第二评估值 改变设计布局，执行第二确定，以及如果第二评估值满足预定值，则输出OPC的结果以及第一和第二评估值。

公开(公告)号：US07917871B2

公开(公告)日：2011-03-29

申请号：US12180244

申请日：2008-07-25

申请人： Sachiko Kobayashi ,  Suigen Kyoh ,  Shimon Maeda

发明人： Sachiko Kobayashi ,  Suigen Kyoh ,  Shimon Maeda

IPC分类号： G06F17/50

CPC分类号： G06F17/5081

摘要： A pattern data generation method of an aspect of the present invention, the method includes creating at least one modification guide to modify a modification target point contained in pattern data, evaluating the modification guides on the basis of an evaluation item, the evaluation item being a change in the shape of the pattern data for the modification target point caused by the modification based on the modification guides or a change in electric characteristics of a pattern formed in accordance with the pattern data, selecting a predetermined modification guide from among the modification guides on the basis of the evaluation result of the modification guides, and modifying the modification target point in accordance with the selected modification guide.

摘要翻译： 本发明的一个方式的图形数据生成方法，该方法包括创建至少一个修改指南，以修改包含在图案数据中的修改目标点，基于评估项目评估修改指南，评估项目是 基于修改引导引起的修改目标点的图案数据的形状的改变或根据图案数据形成的图案的电特性的变化，从修改引导件中选择预定的修改指南 修改指南的评估结果的基础，以及根据所选择的修改指南修改修改目标点。

公开(公告)号：US07797068B2

公开(公告)日：2010-09-14

申请号：US11878134

申请日：2007-07-20

申请人： Suigen Kyoh

发明人： Suigen Kyoh

IPC分类号： G06F19/00 ,  G06F17/50

CPC分类号： G03F1/36

摘要： A defect probability calculating method includes assuming a plurality of process conditions containing process variations caused in a process of forming a pattern on a substrate based on a design pattern, acquiring appearance probabilities of the respective process conditions, performing process simulation to predict a pattern to be formed on a substrate based on the design pattern for each of the process conditions, determining whether the pattern predicted by performing the process simulation satisfies preset criteria for each of the process conditions, and acquiring first probability by adding together appearance probabilities of the process conditions used for process simulation of patterns which are determined not to satisfy the preset criteria.

摘要翻译： 缺陷概率计算方法包括：假设在基于设计图案的基板上形成图案的过程中引起的处理变化的多个处理条件，获取各个处理条件的外观概率，执行处理模拟以预测图案 基于每个处理条件的设计图案形成在基板上，确定通过执行处理模拟预测的模式是否满足每个处理条件的预设标准，并且通过将所使用的处理条件的外观概率相加来获取第一概率 用于确定不满足预设标准的图案的过程模拟。

公开(公告)号：US07673258B2

公开(公告)日：2010-03-02

申请号：US11727963

申请日：2007-03-29

申请人： Suigen Kyoh

发明人： Suigen Kyoh

IPC分类号： G06F17/50 ,  G06F19/00

CPC分类号： G06F17/5081 ,  G06F17/5077

摘要： According to an aspect of the invention, there is provided a design data creating method of creating design data of a semiconductor device including extracting an AND region of an upper layer wiring pattern and a lower layer wiring pattern that sandwich a contact hole layer pattern included in a pattern layer, extracting the contact hole layer pattern included in the AND region, and moving the contact hole layer pattern in such a manner that the center of the AND region coincides with the center of the contact hole layer pattern.

摘要翻译： 根据本发明的一个方面，提供了一种创建半导体器件的设计数据的设计数据创建方法，包括提取上层布线图案的AND区域和夹着包含在其中的接触孔层图案的下层布线图案 提取包括在AND区域中的接触孔层图案，并且以使得AND区域的中心与接触孔层图案的中心一致的方式移动接触孔层图案。