公开(公告)号：US20070113018A1

公开(公告)日：2007-05-17

申请号：US11273809

申请日：2005-11-14

申请人： Peter Brink ,  Shrikant Shah ,  Peter Munguia

发明人： Peter Brink ,  Shrikant Shah ,  Peter Munguia

IPC分类号： G06F12/00

CPC分类号： G06F12/0862

摘要： A discussion of a local memory with at least a command block section and a cache section that facilitates an efficient interrupt processing. The command-block section is allocated on a per interrupt basis and contains pointers to cache-lines. When an interrupt is recognized an interrupt, the proposal uses the pointers in the command-block to prefetch the corresponding cache-lines from the cache section of the local memory, which it loads into its local cache buffer. Thus, when the CPU recognizes an interrupt, the information for the context-switch is already available in cache.

摘要翻译： 对至少具有命令块部分和缓存部分的本地存储器的讨论有助于有效的中断处理。 命令块部分以每个中断为基础分配，并包含指向高速缓存行的指针。 当中断被识别为中断时，提案使用命令块中的指针从本地存储器的高速缓存部分预取相应的高速缓存行，并将其加载到其本地缓存缓冲区中。 因此，当CPU识别到中断时，上下文切换的信息已经在高速缓存中可用。

公开(公告)号：US20070005858A1

公开(公告)日：2007-01-04

申请号：US11171862

申请日：2005-06-30

申请人： Shrikant Shah ,  Peter Brink ,  Peter Munguia

发明人： Shrikant Shah ,  Peter Brink ,  Peter Munguia

IPC分类号： G06F12/14

CPC分类号： G06F13/24

摘要： Methods and arrangements to extend message signal interrupt (MSI) transactions with additional data to reduce the latency associated with servicing interrupts included in the transactions are contemplated. Some embodiments may comprise a chipset that transmits the MSI to a processor to service the interrupt. The chipset may identify that a transaction is an extended MSI transaction by determining that the MSI has more than a four bytes. In several embodiments, the chipset may validate the MSI by determining that the MSI comprises at least six bytes and, in further embodiments, by determining that the extended MSI has a valid signature byte. Another embodiment comprises a processor to receive the extended MSI transaction and store the data to service the corresponding interrupt(s) in a low latency buffer. The processor may then service the interrupt(s) based upon the data when the processor becomes available.

摘要翻译： 预期用于扩展具有附加数据的消息信号中断（MSI）事务以减少与事务中包括的服务中断相关联的延迟的方法和布置。 一些实施例可以包括将MSI发送到处理器来服务于中断的芯片组。 芯片组可以通过确定MSI具有多于四个字节来识别事务是扩展的MSI事务。 在几个实施例中，芯片组可以通过确定MSI包括至少六个字节并且在另外的实施例中通过确定扩展MSI具有有效的签名字节来验证MSI。 另一个实施例包括处理器，用于接收扩展的MSI事务并存储数据以服务于低延迟缓冲器中的相应中断。 然后，当处理器变得可用时，处理器可以基于数据来服务中断。

公开(公告)号：US20050216607A1

公开(公告)日：2005-09-29

申请号：US10809970

申请日：2004-03-26

申请人： Peter Munguia

发明人： Peter Munguia

IPC分类号： G06F1/32 ,  G06F3/00

CPC分类号： G06F1/324 ,  G06F1/3203 ,  G06F1/3253 ,  Y02D10/126 ,  Y02D10/151

摘要： A variable speed bus has its frequency adjusted based upon bandwidth requirements of active units coupled to a variable speed bus. As units coupled to the bus are stopped, bandwidth requirements are lowered and the bus frequency is reduced in response to the lowered bandwidth requirements. An arbiter selects an appropriate arbitration configuration based on which units are active and which are stopped. The arbitration configuration is adjusted to ensure that the bandwidth requirements of the active units are sustained despite the reduced clock frequency.

摘要翻译： 可变速度总线的频率根据耦合到可变速度总线的有源单元的带宽要求进行调整。 由于与总线耦合的单元停止，因此降低了带宽要求，降低了总线频率。 仲裁者根据哪些单位处于活动状态并停止哪一个选择适当的仲裁配置。 调整仲裁配置以确保有效单元的带宽要求尽管时钟频率降低而得以维持。

公开(公告)号：US20050146949A1

公开(公告)日：2005-07-07

申请号：US10747390

申请日：2003-12-29

申请人： Peter Munguia ,  Edward Butler

发明人： Peter Munguia ,  Edward Butler

IPC分类号： G11C5/14 ,  G11C7/00

CPC分类号： G11C5/143

摘要： According to one embodiment a computer system is disclosed. The computer system includes a central processing unit (CPU) and a memory device, coupled to the CPU. The memory device includes a charge pump circuit to amplify a first voltage, and a voltage detection circuit coupled to the charge pump circuit to disable the charge pump circuit if a second voltage is detected.

摘要翻译： 根据一个实施例，公开了一种计算机系统。 计算机系统包括耦合到CPU的中央处理单元（CPU）和存储设备。 存储器件包括用于放大第一电压的电荷泵电路，以及耦合到电荷泵电路的电压检测电路，以便在检测到第二电压时禁止电荷泵电路。

公开(公告)号：US20080019517A1

公开(公告)日：2008-01-24

申请号：US11399714

申请日：2006-04-06

申请人： Peter Munguia ,  Steve Brown ,  Dhiraj Bhatt ,  Dmitrii Loukianov

发明人： Peter Munguia ,  Steve Brown ,  Dhiraj Bhatt ,  Dmitrii Loukianov

IPC分类号： H04N7/167

CPC分类号： H04N7/1675 ,  G06F21/6209 ,  G06F21/72 ,  H04L9/088 ,  H04L9/14 ,  H04N7/165 ,  H04N21/43607 ,  H04N21/4623

摘要： An apparatus may include circuitry, a cryptographic module, and a key store. The circuitry may hold a private key associated with first media information. The cryptographic module may operate on the private key to generate a number of first control keys for decrypting the first media information. The key store may hold the number of first control keys from the cryptographic module. In some implementations, the key store may include sufficient storage to store more than one control key from each of a number of different crypto modules. In some implementations, the key store may receive multiple control keys simultaneously or nearly so. In some implementations, the key store may output multiple control keys simultaneously, or nearly so, for decrypting multiple streams of media information at the same time.

摘要翻译： 设备可以包括电路，加密模块和密钥存储。 电路可以保持与第一媒体信息相关联的私钥。 加密模块可以在私钥上操作以生成用于解密第一媒体信息的多个第一控制密钥。 密钥存储器可以保存来自加密模块的第一控制密钥的数量。 在一些实现中，密钥存储器可以包括足够的存储以从多个不同的密码模块中的每一个存储多于一个的控制密钥。 在一些实现中，密钥存储器可以同时或接近接收多个控制键。 在一些实现中，密钥存储可以同时或几乎同时地输出多个控制密钥，以同时解密多个媒体信息流。

公开(公告)号：US20060136764A1

公开(公告)日：2006-06-22

申请号：US11021499

申请日：2004-12-22

申请人： Peter Munguia

发明人： Peter Munguia

IPC分类号： G06F1/26

CPC分类号： G06F1/3203 ,  G06F1/3237 ,  G06F1/324 ,  G06F1/3287 ,  G06F1/3296 ,  Y02D10/126 ,  Y02D10/128 ,  Y02D10/171 ,  Y02D10/172

摘要： A method and apparatus to manage power consumption of a system is provided. The method may include altering power consumption of a stream processing system based on information from a data stream to be processed by the stream processing system. Other embodiments are described and claimed.

摘要翻译： 提供了一种管理系统功耗的方法和装置。 该方法可以包括基于要由流处理系统处理的数据流的信息来改变流处理系统的功耗。 描述和要求保护其他实施例。

公开(公告)号：US20070239605A1

公开(公告)日：2007-10-11

申请号：US11399712

申请日：2006-04-06

申请人： Peter Munguia ,  Steve J. Brown ,  Dhiraj Bhatt ,  Dmitri Loukianov

发明人： Peter Munguia ,  Steve J. Brown ,  Dhiraj Bhatt ,  Dmitri Loukianov

IPC分类号： G06Q99/00

CPC分类号： G06F21/602 ,  G06F21/72 ,  H04L9/0822 ,  H04N21/4181 ,  H04N21/63345

摘要： An apparatus may include circuitry to permanently and inaccessibly store a first private key that is a shared secret between a manufacturer of the circuitry and a first vendor of first encrypted media information. It may also include a key ladder to provide plural layers of encryption to the first private key to generate a first result for decrypting the first encrypted media information. A cryptographic module may encrypt the first private key to generate a second result for a security purpose other than decrypting media information. The module also may include a key ladder, and the apparatus may include other key ladders using the private key.

摘要翻译： 装置可以包括永久地和不可接近地存储作为电路的制造商和第一加密媒体信息的第一供应商之间的共享密钥的第一私钥的电路。 它还可以包括向第一私钥提供多层加密以产生用于解密第一加密媒体信息的第一结果的密钥梯形图。 加密模块可以加密第一私钥以产生除了解密媒体信息之外的安全目的的第二结果。 模块还可以包括键梯，并且该装置可以包括使用私钥的其他键梯。

公开(公告)号：US20060265541A1

公开(公告)日：2006-11-23

申请号：US11462264

申请日：2006-08-03

申请人： Jennifer Wang ,  Aniruddha Joshi ,  Peter Munguia

发明人： Jennifer Wang ,  Aniruddha Joshi ,  Peter Munguia

IPC分类号： G06F13/36

CPC分类号： G06F13/4004

摘要： A system to monitor performance of a computing device includes a first bridge to interface with a first set of devices, and a second bridge to interface with a second set of devices. Configuration registers store configuration data associated with the second set of devices, and are accessible through the second bridge. A hub interface allows data to transfer downstream from the first bridge to the second bridge, and allows data to transfer upstream from the second bridge to the first bridge. A controller, external to the first and second bridges, accesses the configuration registers via the second bridge. A logic device allows the second bridge to send data to, and receive data from, the controller.

摘要翻译： 监视计算设备性能的系统包括与第一组设备进行接口的第一桥接器和与第二组设备接口的第二桥接器。 配置寄存器存储与第二组设备相关联的配置数据，并且可通过第二桥接器访问。 集线器接口允许数据从第一桥下游传输到第二桥，并且允许数据从第二桥上游传输到第一桥。 在第一和第二桥外部的控制器通过第二桥接器访问配置寄存器。 逻辑设备允许第二桥接器向控制器发送数据并从控制器接收数据。

公开(公告)号：US20050137966A1

公开(公告)日：2005-06-23

申请号：US10742376

申请日：2003-12-19

申请人： Peter Munguia ,  Gabriel Munguia

发明人： Peter Munguia ,  Gabriel Munguia

IPC分类号： H04L29/06 ,  H04L29/14 ,  G06F17/60

CPC分类号： G06Q40/025 ,  H04L69/14 ,  H04L69/40 ,  Y02D50/30

摘要： Machine-readable media, methods, and apparatus are described to maintain synchronization of redundant devices. In one embodiment, a transmitter sends data packets to a receiver via a primary channel. Further, the transmitter may throttle data packet transfers on the primary channel based upon credit limits associated with the primary channel and redundancy channels that couple the transmitter to redundant receivers.

摘要翻译： 描述了机器可读介质，方法和装置以维持冗余设备的同步。 在一个实施例中，发射机经由主信道向接收机发送数据分组。 此外，发射机可以基于与主信道相关联的信用限制和将发射机耦合到冗余接收机的冗余信道来抑制主信道上的数据分组传送。

公开(公告)号：US20100156934A1

公开(公告)日：2010-06-24

申请号：US12342375

申请日：2008-12-23

申请人： Wujian Zhang ,  Alok Mathur ,  Sreenath Kurupati ,  Dmitrii Loukianov ,  Peter Munguia

发明人： Wujian Zhang ,  Alok Mathur ,  Sreenath Kurupati ,  Dmitrii Loukianov ,  Peter Munguia

IPC分类号： G09G5/00

CPC分类号： G09G5/377 ,  G09G2340/10

摘要： A video display controller may be implemented by a plurality of identical hardware blend stages that can be coupled together to produce the desired blend of video, graphics, overlays, and the like. Each of the various video planes to be blended can be multiplied by an alpha value to selectively apply alpha values to particular video planes. At least two video display windows may be selectively produced by the coupled blend stages.

摘要翻译： 视频显示控制器可以由多个相同的硬件混合级实现，其可以耦合在一起以产生视频，图形，覆盖等的期望的混合。 要混合的各种视频平面中的每一个可以乘以α值以选择性地将α值应用于特定的视频平面。 至少两个视频显示窗口可以由耦合的混合阶段选择性地产生。