公开(公告)号：US20130228843A1

公开(公告)日：2013-09-05

申请号：US13761327

申请日：2013-02-07

申请人： Tai-Soo LIM ,  Kihyun YUN ,  Jeonggil LEE ,  HyunSeok LIM ,  HAUK HAN ,  MYOUNGBUM LEE

发明人： Tai-Soo LIM ,  Kihyun YUN ,  Jeonggil LEE ,  HyunSeok LIM ,  HAUK HAN ,  MYOUNGBUM LEE

IPC分类号： H01L29/788 ,  H01L29/792

CPC分类号： H01L29/788 ,  H01L27/11529 ,  H01L27/11543 ,  H01L27/11551 ,  H01L27/11556 ,  H01L27/11573 ,  H01L27/11578 ,  H01L27/11582 ,  H01L29/40114 ,  H01L29/40117 ,  H01L29/7881 ,  H01L29/792

摘要： A nonvolatile memory device includes a memory gate pattern on a substrate, and a non-memory gate pattern on the substrate, the non-memory gate pattern being spaced apart from the memory gate pattern, wherein the non-memory gate pattern includes an ohmic layer, and the memory gate pattern is provided without an ohmic layer.

摘要翻译： 非易失性存储器件包括衬底上的存储器栅极图案和衬底上的非存储器栅极图案，非存储器栅极图案与存储器栅极图案间隔开，其中非存储器栅极图案包括欧姆层 并且提供存储器栅极图案而没有欧姆层。

公开(公告)号：US20170062472A1

公开(公告)日：2017-03-02

申请号：US15249590

申请日：2016-08-29

申请人： Joyoung PARK ,  HAUK HAN ,  SEOK-WON LEE ,  JEONGGIL LEE ,  JINWOO PARK ,  KlHYUN YOON ,  HYUNSEOK LIM ,  JOOYEON HA

发明人： Joyoung PARK ,  HAUK HAN ,  SEOK-WON LEE ,  JEONGGIL LEE ,  JINWOO PARK ,  KlHYUN YOON ,  HYUNSEOK LIM ,  JOOYEON HA

IPC分类号： H01L27/115 ,  H01L21/768 ,  H01L23/532 ,  H01L23/522 ,  H01L23/528

CPC分类号： H01L27/11582 ,  H01L21/76816 ,  H01L21/76865 ,  H01L21/76876 ,  H01L21/76877 ,  H01L23/5226 ,  H01L23/528 ,  H01L23/53257 ,  H01L27/1157

摘要： Disclosed is a semiconductor memory device including stacks on a substrate, a vertical channel portion connected to the substrate through each of the stacks, and a separation pattern disposed between the stacks. Each of the stacks may include a plurality of gate electrodes stacked on the substrate and insulating patterns interposed between the gate electrodes. Each of the gate electrodes may include a first metal pattern, which is disposed between the insulating patterns to define a recess region recessed toward the vertical channel portion, and a second metal pattern disposed in the recess region. The first and second metal patterns may contain the same metallic material and may have mean grain sizes different from each other.

摘要翻译： 公开了一种半导体存储器件，其包括在衬底上的堆叠，通过每个堆叠连接到衬底的垂直沟道部分以及布置在堆叠之间的分离图案。 每个堆叠可以包括堆叠在基板上的多个栅电极和插在栅电极之间的绝缘图案。 每个栅电极可以包括第一金属图案，其布置在绝缘图案之间以限定朝向垂直沟道部分凹陷的凹陷区域和设置在凹部区域中的第二金属图案。 第一和第二金属图案可以包含相同的金属材料，并且可以具有彼此不同的平均晶粒尺寸。

公开(公告)号：US20170330893A1

公开(公告)日：2017-11-16

申请号：US15402272

申请日：2017-01-10

申请人： HAUK HAN ,  JI WOON IM ,  DO HYUNG KIM ,  HYUN SEOK LIM

发明人： HAUK HAN ,  JI WOON IM ,  DO HYUNG KIM ,  HYUN SEOK LIM

IPC分类号： H01L27/11582 ,  H01L23/528 ,  H01L21/306 ,  H01L23/522 ,  H01L29/36 ,  H01L29/06

CPC分类号： H01L27/11582 ,  H01L21/30604 ,  H01L21/3115 ,  H01L23/5226 ,  H01L23/528 ,  H01L27/1157 ,  H01L29/0649 ,  H01L29/36

摘要： A semiconductor device includes a first interlayer insulating layer and a second interlayer insulating layer, and a horizontal conductive pattern interposed between the first interlayer insulating layer and the second interlayer insulating layer. Vertical structures extend through the first interlayer insulating layer, the second interlayer insulating layer, and the horizontal conductive pattern. Each of the first interlayer insulating layer and the second interlayer insulating layer has regions of different impurity concentrations.