公开(公告)号：US09318335B2

公开(公告)日：2016-04-19

申请号：US14685618

申请日：2015-04-14

申请人： Weon-Hong Kim ,  Moon-Kyun Song ,  Min-Joo Lee ,  Hyung-Suk Jung

发明人： Weon-Hong Kim ,  Moon-Kyun Song ,  Min-Joo Lee ,  Hyung-Suk Jung

IPC分类号： H01L21/28 ,  H01L29/51

CPC分类号： H01L29/511 ,  H01L21/28088 ,  H01L21/28185 ,  H01L21/28202 ,  H01L21/823821 ,  H01L21/823842 ,  H01L27/0924 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/518 ,  H01L29/66545 ,  H01L29/7848

摘要： A method of fabricating a semiconductor device includes forming an interface layer on a substrate, forming a first gate insulating layer having a first dielectric constant on the interface layer, forming a second gate insulating layer having a second dielectric constant smaller than the first dielectric constant on the first gate insulating layer, annealing the substrate, nitriding a resultant of the annealed first and second gate insulating layers to form a nitrided gate insulator, forming a work function control layer on the nitride gate insulator, and forming a metal gate electrode on the work function control layer. At least one of the work function control layer and the metal gate electrode is of or includes aluminum (Al).

摘要翻译： 一种制造半导体器件的方法包括在衬底上形成界面层，在界面层上形成具有第一介电常数的第一栅极绝缘层，形成具有小于第一介电常数的第二介电常数的第二栅极绝缘层， 所述第一栅极绝缘层退火所述基板，对所述退火的第一和第二栅极绝缘层进行氮化，以形成氮化栅极绝缘体，在所述氮化物栅极绝缘体上形成功函数控制层，以及在所述工件上形成金属栅电极 功能控制层。 工作功能控制层和金属栅电极中的至少一个为铝或铝。

公开(公告)号：US20120034752A1

公开(公告)日：2012-02-09

申请号：US13195521

申请日：2011-08-01

申请人： Weon-Hong KIM ,  Hyung-Suk Jung ,  Ha-Jin Lim

发明人： Weon-Hong KIM ,  Hyung-Suk Jung ,  Ha-Jin Lim

IPC分类号： H01L21/336 ,  H01L21/02

CPC分类号： H01L21/28247 ,  H01L21/823425 ,  H01L27/10873 ,  H01L27/11521 ,  H01L27/11568 ,  H01L29/40114 ,  H01L29/40117 ,  H01L29/78

摘要： In a method of forming a gate structure, a gate pattern including a gate insulation layer pattern and a gate electrode sequentially stacked on a substrate is formed. The gate electrode includes a metal. A first plasma process is performed on the gate pattern using a reaction gas to reduce an oxidized edge portion of the gate electrode. The reaction gas includes nitrogen. A spacer is formed on a sidewall of the gate pattern. A threshold voltage is adjusted by reducing the oxidized edge portion of the gate electrode. Therefore, a semiconductor device including the gate pattern has excellent electrical characteristics.

摘要翻译： 在形成栅极结构的方法中，形成包括依次层叠在基板上的栅极绝缘层图案和栅电极的栅极图案。 栅电极包括金属。 使用反应气体对栅极图案进行第一等离子体处理，以减少栅电极的氧化边缘部分。 反应气体包括氮气。 在栅极图案的侧壁上形成间隔物。 通过减小栅电极的氧化边缘部分来调节阈值电压。 因此，包括栅极图案的半导体器件具有优异的电气特性。

公开(公告)号：US08013402B2

公开(公告)日：2011-09-06

申请号：US12574912

申请日：2009-10-07

申请人： Ha-Jin Lim ,  Jong-Ho Lee ,  Hyung-Suk Jung

发明人： Ha-Jin Lim ,  Jong-Ho Lee ,  Hyung-Suk Jung

IPC分类号： H01L21/02

CPC分类号： H01L21/28185 ,  H01L21/28079 ,  H01L21/28194 ,  H01L21/28202 ,  H01L21/823857 ,  H01L29/495 ,  H01L29/513 ,  H01L29/517

摘要： Transistors that include multilayered dielectric films on a channel region are provided. The multilayered dielectric comprises a lower dielectric film that may have a thickness that is at least 50% the thickness of the multilayered dielectric film and that comprises a metal oxide, a metal silicate, an aluminate, or a mixture thereof, and an upper dielectric film on the lower dielectric film, the upper dielectric film comprising a Group III metal oxide, Group III metal nitride, Group XIII metal oxide or Group XIII metal nitride. A gate electrode is provided on the multilayered dielectric film.

摘要翻译： 提供了在通道区​​域上包括多层电介质膜的晶体管。 多层电介质包括下电介质膜，该电介质膜的厚度至少为多层电介质膜的厚度的50％，并且包括金属氧化物，金属硅酸盐，铝酸盐或其混合物，以及上电介质膜 在下介电膜上，上电介质膜包含III族金属氧化物，III族金属氮化物，第ⅩⅢ族金属氧化物或第ⅩⅢ族金属氮化物。 在多层电介质膜上设置栅电极。

公开(公告)号：US07767512B2

公开(公告)日：2010-08-03

申请号：US12019449

申请日：2008-01-24

申请人： Hyung-Suk Jung ,  Jong-Ho Lee ,  Sung-Kee Han ,  Yun-Ki Choi ,  Ha Jin Lim

发明人： Hyung-Suk Jung ,  Jong-Ho Lee ,  Sung-Kee Han ,  Yun-Ki Choi ,  Ha Jin Lim

IPC分类号： H01L21/8238

CPC分类号： H01L21/823842 ,  H01L21/28026 ,  H01L29/49

摘要： In a method of manufacturing a semiconductor device, a gate insulation layer is formed on a substrate including a first channel of a first conductive type and a second channel of a second conductive type different from the first conductive type. A first conductive layer including a first metal is formed on the gate insulation layer, and a second conductive layer including a second metal different from the first metal is formed on the first conductive layer formed over the second channel. The second conductive layer is partially removed by a wet etching process to form a second conductive layer pattern over the second channel.

摘要翻译： 在制造半导体器件的方法中，在包括第一导电类型的第一沟道和不同于第一导电类型的第二导电类型的第二沟道的衬底上形成栅极绝缘层。 在栅极绝缘层上形成包括第一金属的第一导电层，并且在形成在第二沟道上的第一导电层上形成包括不同于第一金属的第二金属的第二导电层。 通过湿式蚀刻工艺部分去除第二导电层，以在第二通道上形成第二导电层图案。

公开(公告)号：US20070200160A1

公开(公告)日：2007-08-30

申请号：US11650290

申请日：2007-01-05

申请人： Hyung-Suk Jung ,  Jong-Ho Lee ,  Ha-Jin Lim ,  Mi-Young Yu

发明人： Hyung-Suk Jung ,  Jong-Ho Lee ,  Ha-Jin Lim ,  Mi-Young Yu

IPC分类号： H01L29/94

CPC分类号： H01L21/26506 ,  H01L21/2658 ,  H01L21/28088 ,  H01L21/28097 ,  H01L21/823807 ,  H01L21/823857 ,  H01L29/105 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/517

摘要： A semiconductor device includes a semiconductor substrate comprising an active area where a first conductive channel is formed, a gate electrode formed on the active area formed on the semiconductor substrate and a gate dielectric layer interposed between the active area and the gate electrode. The semiconductor device further includes a charge generating layer formed along the interface between the active area and the gate dielectric layer on the semiconductor substrate so that fixed charges are generated around the interface.

摘要翻译： 半导体器件包括半导体衬底，其包括形成有第一导电沟道的有源区，形成在形成于半导体衬底上的有源区上的栅电极和介于有源区和栅电极之间的栅介质层。 半导体器件还包括沿着半导体衬底上的有源区和栅介电层之间的界面形成的电荷产生层，从而在界面周围产生固定电荷。

公开(公告)号：US20070034966A1

公开(公告)日：2007-02-15

申请号：US11477558

申请日：2006-06-30

申请人： Min-Joo Kim ,  Jong-Ho Lee ,  Sung-Kee Han ,  Hyung-Suk Jung

发明人： Min-Joo Kim ,  Jong-Ho Lee ,  Sung-Kee Han ,  Hyung-Suk Jung

IPC分类号： H01L29/94

CPC分类号： H01L21/823842 ,  H01L21/28194 ,  H01L29/4958 ,  H01L29/517 ,  H01L29/518 ,  H01L29/78

摘要： Disclosed are dual gate CMOS devices and methods for fabricating such devices. The dual gate structures are produced by forming a first gate electrode having first conductive stack on transistors of a first channel type and forming a second gate electrode having a second conductive stack on transistors of a second channel type, wherein the first and second conductive stacks have different compositions for including different work functions (Φ) in the respective transistors. At least one of the first and second conductive stacks will include metal(s) and/or metal compound(s) from which, when subjected to an appropriate thermal treatment, the metal(s) will diffuse to the interface formed between in the gate dielectric layer and the gate electrode and thereby modify the electrical properties of the associated transistors as reflected in, for example, a Vfb shift.

摘要翻译： 公开了用于制造这种器件的双栅极CMOS器件和方法。 双栅极结构通过在第一沟道型晶体管上形成具有第一导电叠层的第一栅极电极和在第二沟道型晶体管上形成具有第二导电叠层的第二栅极电极而制造，其中第一和第二导电叠层具有 用于在各个晶体管中包括不同功函数（Phi）的不同组合。 第一和第二导电叠层中的至少一个将包括金属和/或金属化合物，当经受适当的热处理时，金属将扩散到在栅极之间形成的界面 电介质层和栅电极，从而改变相关晶体管的电性能，如例如V bias偏移所反映的。

公开(公告)号：US20060003507A1

公开(公告)日：2006-01-05

申请号：US11044968

申请日：2005-01-27

申请人： Hyung-Suk Jung ,  Jong-Ho Lee ,  Hwa-Sung Rhee ,  Jae-Kwang Choi

发明人： Hyung-Suk Jung ,  Jong-Ho Lee ,  Hwa-Sung Rhee ,  Jae-Kwang Choi

IPC分类号： H01L21/336

CPC分类号： H01L21/823857 ,  H01L21/28194 ,  H01L21/3141 ,  H01L21/31608 ,  H01L21/31645 ,  H01L21/823842 ,  H01L29/517 ,  H01L2924/0002 ,  H01L2924/00

摘要： Integrated circuit devices include a semiconductor substrate having a first doped region and a second doped region having a different doping type than the first doped region. A gate electrode structure on the semiconductor substrate extends between the first and second doped regions and has a gate insulation layer of a first high dielectric constant material in the first doped region and of a second high dielectric constant material, different from the first high dielectric constant material, in the second doped region. A gate electrode is on the gate insulation layer.

摘要翻译： 集成电路器件包括具有第一掺杂区域和具有与第一掺杂区域不同的掺杂类型的第二掺杂区域的半导体衬底。 半导体衬底上的栅极电极结构在第一和第二掺杂区域之间延伸，并且在第一掺杂区域中具有第一高介电常数材料的栅极绝缘层和不同于第一高介电常数的第二高介电常数材料 材料，在第二掺杂区域。 栅极电极位于栅极绝缘层上。

公开(公告)号：US08557713B2

公开(公告)日：2013-10-15

申请号：US12385287

申请日：2009-04-03

申请人： Ha-Jin Lim ,  Hyung-Suk Jung ,  Yun-Ki Choi

发明人： Ha-Jin Lim ,  Hyung-Suk Jung ,  Yun-Ki Choi

IPC分类号： H01L21/31

CPC分类号： H01L29/02 ,  H01L21/02175 ,  H01L21/022 ,  H01L21/28194 ,  H01L21/31604 ,  H01L29/513 ,  H01L29/517

摘要： Semiconductor devices and methods of forming the semiconductor device are provided, the semiconductor devices including a first dielectric layer on a substrate, and a second dielectric layer on the first dielectric layer. The first dielectric layer has a carbon concentration lower than the second dielectric layer.

公开(公告)号：US20100025781A1

公开(公告)日：2010-02-04

申请号：US12574912

申请日：2009-10-07

申请人： Ha-Jin Lim ,  Jong-Ho Lee ,  Hyung-Suk Jung

发明人： Ha-Jin Lim ,  Jong-Ho Lee ,  Hyung-Suk Jung

IPC分类号： H01L29/78 ,  H01L21/31

CPC分类号： H01L21/28185 ,  H01L21/28079 ,  H01L21/28194 ,  H01L21/28202 ,  H01L21/823857 ,  H01L29/495 ,  H01L29/513 ,  H01L29/517

摘要： Transistors that include multilayered dielectric films on a channel region are provided. The multilayered dielectric comprises a lower dielectric film that may have a thickness that is at least 50% the thickness of the multilayered dielectric film and that comprises a metal oxide, a metal silicate, an aluminate, or a mixture thereof, and an upper dielectric film on the lower dielectric film, the upper dielectric film comprising a Group III metal oxide, Group III metal nitride, Group XIII metal oxide or Group XIII metal nitride. A gate electrode is provided on the multilayered dielectric film.

摘要翻译： 提供了在通道区​​域上包括多层电介质膜的晶体管。 多层电介质包括下电介质膜，该电介质膜的厚度至少为多层电介质膜的厚度的50％，并且包括金属氧化物，金属硅酸盐，铝酸盐或其混合物，以及上电介质膜 在下介电膜上，上电介质膜包含III族金属氧化物，III族金属氮化物，第ⅩⅢ族金属氧化物或第ⅩⅢ族金属氮化物。 在多层电介质膜上设置栅电极。

公开(公告)号：US07615830B2

公开(公告)日：2009-11-10

申请号：US11252514

申请日：2005-10-18

申请人： Ha-Jin Lim ,  Jong-Ho Lee ,  Hyung-Suk Jung

发明人： Ha-Jin Lim ,  Jong-Ho Lee ,  Hyung-Suk Jung

IPC分类号： H01L21/8238

CPC分类号： H01L21/28185 ,  H01L21/28079 ,  H01L21/28194 ,  H01L21/28202 ,  H01L21/823857 ,  H01L29/495 ,  H01L29/513 ,  H01L29/517

摘要： Transistors that include multilayered dielectric films on a channel region are provided. The multilayered dielectric comprises a lower dielectric film that may have a thickness that is at least 50% the thickness of the multilayered dielectric film and that comprises a metal oxide, a metal silicate, an aluminate, or a mixture thereof, and an upper dielectric film on the lower dielectric film, the upper dielectric film comprising a Group III metal oxide, Group III metal nitride, Group XIII metal oxide or Group XIII metal nitride. A gate electrode is provided on the multilayered dielectric film.

摘要翻译： 提供了在通道区​​域上包括多层电介质膜的晶体管。 多层电介质包括下电介质膜，该电介质膜的厚度至少为多层电介质膜的厚度的50％，并且包括金属氧化物，金属硅酸盐，铝酸盐或其混合物，以及上电介质膜 在下介电膜上，上电介质膜包含III族金属氧化物，III族金属氮化物，第ⅩⅢ族金属氧化物或第ⅩⅢ族金属氮化物。 在多层电介质膜上设置栅电极。