利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

122 条记录 (耗时 0.034 秒)

    THREE PORT MTJ STRUCTURE AND INTEGRATION
    2.
    发明申请
    THREE PORT MTJ STRUCTURE AND INTEGRATION 有权
    三港MTJ结构与整合

    公开(公告)号：US20130114336A1

    公开(公告)日：2013-05-09

    申请号：US13356720

    申请日：2012-01-24

    申请人： Xia Li ,  Xiaochun Zhu ,  Seung H. Kang ,  Jung Pill Kim ,  Wah Nam Hsu ,  Taehyun Kim ,  Kangho Lee

    发明人： Xia Li ,  Xiaochun Zhu ,  Seung H. Kang ,  Jung Pill Kim ,  Wah Nam Hsu ,  Taehyun Kim ,  Kangho Lee

    IPC分类号： G11C11/14 ,  H01L21/8246 ,  H01L29/82

    CPC分类号： G11C11/161 ,  G11C8/16 ,  G11C11/16 ,  G11C11/1659 ,  H01L27/228 ,  H01L43/08

    摘要： A two-transistor one-MTJ (2T1MTJ) three port structure includes two separate pin layer structures coupled to one free layer structure. The pin layer structures may include an anti-ferromagnetic layer (AFM) layer coupled to a pin layer. The free layer structure includes free layer coupled to a barrier layer and a cap layer. The free layer structure may include a thin barrier layer coupled to each of the pin layer stacks. The three port MTJ structure provides separate write and read paths which improve read sensing margin without increasing write voltage or current. The three port MTJ structure may be fabricated with a simple two step MTJ etch process.

    摘要翻译： 双晶体管单MTJ（2T1MTJ）三端口结构包括耦合到一个自由层结构的两个独立的引脚层结构。 引脚层结构可以包括耦合到引脚层的反铁磁层（AFM）层。 自由层结构包括耦合到阻挡层和盖层的自由层。 自由层结构可以包括耦合到每个引脚层堆叠的薄势垒层。 三端口MTJ结构提供单独的写入和读取路径，从而提高读取感测余量，而不增加写入电压或电流。 三端口MTJ结构可以用简单的两步MTJ蚀刻工艺制造。

    Three port MTJ structure and integration
    3.
    发明授权
    Three port MTJ structure and integration 有权
    三端口MTJ结构和集成

    公开(公告)号：US09064589B2

    公开(公告)日：2015-06-23

    申请号：US13356720

    申请日：2012-01-24

    申请人： Xia Li ,  Xiaochun Zhu ,  Seung H. Kang ,  Jung Pill Kim ,  Wah Nam Hsu ,  Taehyun Kim ,  Kangho Lee

    发明人： Xia Li ,  Xiaochun Zhu ,  Seung H. Kang ,  Jung Pill Kim ,  Wah Nam Hsu ,  Taehyun Kim ,  Kangho Lee

    IPC分类号： G11C11/14 ,  G11C11/16 ,  G11C8/16 ,  H01L43/08 ,  H01L27/22

    CPC分类号： G11C11/161 ,  G11C8/16 ,  G11C11/16 ,  G11C11/1659 ,  H01L27/228 ,  H01L43/08

    摘要： A two-transistor one-MTJ (2T1MTJ) three port structure includes two separate pin layer structures coupled to one free layer structure. The pin layer structures may include an anti-ferromagnetic layer (AFM) layer coupled to a pin layer. The free layer structure includes free layer coupled to a barrier layer and a cap layer. The free layer structure may include a thin barrier layer coupled to each of the pin layer stacks. The three port MTJ structure provides separate write and read paths which improve read sensing margin without increasing write voltage or current. The three port MTJ structure may be fabricated with a simple two step MTJ etch process.

    摘要翻译： 双晶体管单MTJ（2T1MTJ）三端口结构包括耦合到一个自由层结构的两个独立的引脚层结构。 引脚层结构可以包括耦合到引脚层的反铁磁层（AFM）层。 自由层结构包括耦合到阻挡层和盖层的自由层。 自由层结构可以包括耦合到每个引脚层堆叠的薄势垒层。 三端口MTJ结构提供单独的写入和读取路径，从而提高读取感测余量，而不增加写入电压或电流。 三端口MTJ结构可以用简单的两步MTJ蚀刻工艺制造。

    Method and apparatus for testing a resistive memory element
    9.
    发明授权
    Method and apparatus for testing a resistive memory element 失效
    用于测试电阻式存储器元件的方法和装置

    公开(公告)号：US08582354B1

    公开(公告)日：2013-11-12

    申请号：US13464060

    申请日：2012-05-04

    申请人： Xia Li ,  Wah Nam Hsu ,  Jung Pill Kim ,  Taehyun Kim ,  Seung H. Kang

    发明人： Xia Li ,  Wah Nam Hsu ,  Jung Pill Kim ,  Taehyun Kim ,  Seung H. Kang

    IPC分类号： G11C11/00 ,  G11C7/00 ,  G11C11/14

    CPC分类号： G11C29/50 ,  G11C7/065 ,  G11C11/16 ,  G11C11/1673 ,  G11C11/5607 ,  G11C13/004 ,  G11C29/02 ,  G11C29/027 ,  G11C29/4401 ,  G11C29/50008 ,  G11C29/56

    摘要： Methods and apparatus for testing a resistive memory element are provided. In an example, an initial test resistor in a resistance network coupled to a first input of a sense amplifier is selected, where the resistive memory element is coupled to a second input of the sense amplifier and an output of the sense amplifier is measured. Another test resistor is selected based on the output of the sense amplifier and both the measuring the output step and the selecting another test resistor step are repeated until the output of the sense amplifier changes. A resistance of the resistive memory element is estimated based on the last test resistor selected, where the selected test resistors and the resistive memory element pass respective currents having substantially similar amplitudes and are coupled to respective access transistors having substantially similar properties.

    摘要翻译： 提供了用于测试电阻式存储元件的方法和装置。 在一个示例中，选择耦合到读出放大器的第一输入的电阻网络中的初始测试电阻器，其中电阻性存储器元件耦合到读出放大器的第二输入端，并测量读出放大器的输出。 基于读出放大器的输出选择另一个测试电阻器，并重复测量输出步骤，并重复选择另一个测试电阻器步骤，直到读出放大器的输出发生变化。 基于所选择的最后一个测试电阻来估计电阻性存储器元件的电阻，其中所选择的测试电阻器和电阻性存储器元件通过具有基本相似幅度的相应电流，并且耦合到具有基本上相似性质的相应的存取晶体管。

    METHOD AND APPARATUS FOR TESTING A RESISTIVE MEMORY ELEMENT
    10.
    发明申请
    METHOD AND APPARATUS FOR TESTING A RESISTIVE MEMORY ELEMENT 失效
    用于测试电阻记忆元件的方法和装置

    公开(公告)号：US20130294150A1

    公开(公告)日：2013-11-07

    申请号：US13464060

    申请日：2012-05-04

    申请人： Xia Li ,  Wah Nam Hsu ,  Jung Pill Kim ,  Taehyun Kim ,  Seung H. Kang

    发明人： Xia Li ,  Wah Nam Hsu ,  Jung Pill Kim ,  Taehyun Kim ,  Seung H. Kang

    IPC分类号： G11C29/50 ,  G11C11/16

    CPC分类号： G11C29/50 ,  G11C7/065 ,  G11C11/16 ,  G11C11/1673 ,  G11C11/5607 ,  G11C13/004 ,  G11C29/02 ,  G11C29/027 ,  G11C29/4401 ,  G11C29/50008 ,  G11C29/56

    摘要： Methods and apparatus for testing a resistive memory element are provided. In an example, an initial test resistor in a resistance network coupled to a first input of a sense amplifier is selected, where the resistive memory element is coupled. to a second input of the sense amplifier and an output of the sense amplifier is measured. Another test resistor is selected based on the output of the sense amplifier and both the measuring the output step and the selecting another test resistor step are repeated until the output of the sense amplifier changes. A resistance of the resistive memory element is estimated based on the last test resistor selected, where the selected test resistors and the resistive memory element pass respective currents having substantially similar amplitudes and are coupled to respective access transistors having substantially similar properties.

    摘要翻译： 提供了用于测试电阻式存储元件的方法和装置。 在一个示例中，选择耦合到读出放大器的第一输入端的电阻网络中的初始测试电阻器，其中电阻式存储器元件被耦合。 到读出放大器的第二输入端，并测量读出放大器的输出。 基于读出放大器的输出选择另一个测试电阻器，并重复测量输出步骤，并重复选择另一个测试电阻器步骤，直到读出放大器的输出发生变化。 基于所选择的最后一个测试电阻来估计电阻性存储器元件的电阻，其中所选择的测试电阻器和电阻性存储器元件通过具有基本相似幅度的相应电流，并且耦合到具有基本相似性质的相应的存取晶体管。