公开(公告)号：US20110256682A1

公开(公告)日：2011-10-20

申请号：US12761159

申请日：2010-04-15

申请人： Xiong-Fei Yu ,  Wei-Yang Lee ,  Da-Yuan Lee ,  Kuang-Yuan Hsu ,  Yuan-Hung Chiu ,  Hun-Jan Tao ,  Hongyu Yu ,  Wu Ling

发明人： Xiong-Fei Yu ,  Wei-Yang Lee ,  Da-Yuan Lee ,  Kuang-Yuan Hsu ,  Yuan-Hung Chiu ,  Hun-Jan Tao ,  Hongyu Yu ,  Wu Ling

IPC分类号： H01L21/336 ,  H01L21/28

CPC分类号： H01L29/517 ,  H01L21/02181 ,  H01L21/0228 ,  H01L21/02337 ,  H01L21/02348 ,  H01L21/823857 ,  H01L29/513 ,  H01L29/66545

摘要： A method is provided for fabricating a semiconductor device. A semiconductor substrate is provided. A first high-k dielectric layer is formed on the semiconductor substrate. A first treatment is performed on the high-k dielectric layer. In an embodiment, the treatment includes a UV radiation in the presence of O2 and/or O3. A second high-k dielectric layer is formed on the treated first high-k dielectric layer. A second treatment is performed on the second high-k dielectric layer. In an embodiment, the high-k dielectric layer forms a gate dielectric layer of a field effect transistor.

摘要翻译： 提供了制造半导体器件的方法。 提供半导体衬底。 在半导体衬底上形成第一高k电介质层。 在高k电介质层上进行第一处理。 在一个实施方案中，该处理包括在存在O 2和/或O 3的情况下的UV辐射。 在被处理的第一高k电介质层上形成第二高k电介质层。 对第二高k电介质层进行第二处理。 在一个实施例中，高k电介质层形成场效应晶体管的栅介质层。

公开(公告)号：US08952458B2

公开(公告)日：2015-02-10

申请号：US13086491

申请日：2011-04-14

申请人： Wei-Yang Lee ,  Xiong-Fei Yu ,  Da-Yuan Lee ,  Kuang-Yuan Hsu

发明人： Wei-Yang Lee ,  Xiong-Fei Yu ,  Da-Yuan Lee ,  Kuang-Yuan Hsu

IPC分类号： H01L21/70 ,  H01L21/02 ,  H01L21/8238 ,  H01L29/423 ,  H01L21/28 ,  H01L29/51 ,  H01L29/66

CPC分类号： H01L29/66477 ,  H01L21/28185 ,  H01L21/823857 ,  H01L29/42368 ,  H01L29/513 ,  H01L29/66545

摘要： A semiconductor device includes a substrate having a first active region, a first gate structure over the first active region, wherein the first gate structure includes a first interfacial layer having a convex top surface, a first high-k dielectric over the first interfacial layer, and a first gate electrode over the first high-k dielectric.

摘要翻译： 一种半导体器件包括具有第一有源区，第一有源区上的第一栅结构的衬底，其中第一栅结构包括具有凸顶表面的第一界面层，第一界面层上的第一高k电介质， 以及在第一高k电介质上的第一栅电极。

公开(公告)号：US08580698B2

公开(公告)日：2013-11-12

申请号：US12760297

申请日：2010-04-14

申请人： Wei-Yang Lee ,  Xiong-Fei Yu ,  Jian-Hao Chen ,  Cheng-Hao Hou ,  Da-Yuan Lee ,  Kuang-Yuan Hsu

发明人： Wei-Yang Lee ,  Xiong-Fei Yu ,  Jian-Hao Chen ,  Cheng-Hao Hou ,  Da-Yuan Lee ,  Kuang-Yuan Hsu

IPC分类号： H01L21/31

CPC分类号： H01L29/517 ,  H01L21/02181 ,  H01L21/0228 ,  H01L21/02323 ,  H01L21/02337 ,  H01L21/0234 ,  H01L21/28194 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/66545 ,  H01L29/6659

摘要： A method for fabricating the gate dielectric layer comprises forming a high-k dielectric layer over a substrate; forming an oxygen-containing layer on the high-k dielectric layer by an atomic layer deposition process; and performing an inert plasma treatment on the oxygen-containing layer.

摘要翻译： 一种用于制造栅极电介质层的方法包括在衬底上形成高k电介质层; 通过原子层沉积工艺在高k电介质层上形成含氧层; 对含氧层进行惰性等离子体处理。

公开(公告)号：US08334197B2

公开(公告)日：2012-12-18

申请号：US12639630

申请日：2009-12-16

申请人： Da-Yuan Lee ,  Kuang-Yuan Hsu ,  Xiong-Fei Yu ,  Wei-Yang Lee ,  Matt Yeh

发明人： Da-Yuan Lee ,  Kuang-Yuan Hsu ,  Xiong-Fei Yu ,  Wei-Yang Lee ,  Matt Yeh

IPC分类号： H01L21/4763

CPC分类号： H01L21/28185 ,  H01L21/28088 ,  H01L21/28194 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/66545

摘要： The present disclosure provides a method that includes providing a semiconductor substrate; forming a gate structure over the semiconductor substrate, first gate structure including a dummy dielectric and a dummy gate disposed over the dummy dielectric; removing the dummy gate and the dummy dielectric from the gate structure thereby forming a trench; forming a high-k dielectric layer partially filling the trench; forming a barrier layer over the high-k dielectric layer partially filling the trench; forming an capping layer over the barrier layer partially filling the trench; performing an annealing process; removing the capping layer; forming a metal layer over the barrier layer filling in a remainder of the trench; and performing a chemical mechanical polishing (CMP) to remove the various layers outside the trench.

摘要翻译： 本公开提供了一种方法，其包括提供半导体衬底; 在所述半导体衬底上形成栅极结构，所述第一栅极结构包括设置在所述虚拟电介质上的虚设电介质和虚设栅极; 从栅极结构去除伪栅极和虚设电介质，从而形成沟槽; 形成部分填充沟槽的高k电介质层; 在部分填充沟槽的高k电介质层上形成阻挡层; 在所述阻挡层上形成部分填充所述沟槽的覆盖层; 进行退火处理; 去除覆盖层; 在所述阻挡层上形成填充在所述沟槽的其余部分中的金属层; 并进行化学机械抛光（CMP）以去除沟槽外的各种层。

公开(公告)号：US20110143529A1

公开(公告)日：2011-06-16

申请号：US12639630

申请日：2009-12-16

申请人： Da-Yuan Lee ,  Kuang-Yuan Hsu ,  Xiong-Fei Yu ,  Wei-Yang Lee ,  Matt Yeh

发明人： Da-Yuan Lee ,  Kuang-Yuan Hsu ,  Xiong-Fei Yu ,  Wei-Yang Lee ,  Matt Yeh

IPC分类号： H01L21/28

CPC分类号： H01L21/28185 ,  H01L21/28088 ,  H01L21/28194 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/66545

摘要： The present disclosure provides a method that includes providing a semiconductor substrate; forming a gate structure over the semiconductor substrate, first gate structure including a dummy dielectric and a dummy gate disposed over the dummy dielectric; removing the dummy gate and the dummy dielectric from the gate structure thereby forming a trench; forming a high-k dielectric layer partially filling the trench; forming a barrier layer over the high-k dielectric layer partially filling the trench; forming an capping layer over the barrier layer partially filling the trench; performing an annealing process; removing the capping layer; forming a metal layer over the barrier layer filling in a remainder of the trench; and performing a chemical mechanical polishing (CMP) to remove the various layers outside the trench.

摘要翻译： 本公开提供了一种方法，其包括提供半导体衬底; 在所述半导体衬底上形成栅极结构，所述第一栅极结构包括设置在所述虚拟电介质上的虚设电介质和虚设栅极; 从栅极结构去除伪栅极和虚设电介质，从而形成沟槽; 形成部分填充沟槽的高k电介质层; 在部分填充沟槽的高k电介质层上形成阻挡层; 在所述阻挡层上形成部分填充所述沟槽的覆盖层; 进行退火处理; 去除覆盖层; 在所述阻挡层上形成填充在所述沟槽的其余部分中的金属层; 并进行化学机械抛光（CMP）以去除沟槽外的各种层。

公开(公告)号：US20110159678A1

公开(公告)日：2011-06-30

申请号：US12649555

申请日：2009-12-30

申请人： Kuang-Yuan Hsu ,  Da-Yuan Lee ,  Wei-Yang Lee ,  Hun-Jan Tao

发明人： Kuang-Yuan Hsu ,  Da-Yuan Lee ,  Wei-Yang Lee ,  Hun-Jan Tao

IPC分类号： H01L21/8234

CPC分类号： H01L21/823857 ,  H01L21/82345 ,  H01L21/823462 ,  H01L21/823842 ,  H01L29/513 ,  H01L29/665 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/7833

摘要： A method for fabricating an integrated circuit device is disclosed. An exemplary method can include providing a substrate having a first region, a second region, and a third region; and forming a first gate structure in the first region, a second gate structure in the second region, and a third gate structure in the third region, wherein the first, second, and third gate structures include a gate dielectric layer, the gate dielectric layer being a first thickness in the first gate structure, a second thickness in the second gate structure, and a third thickness in the third gate structure. Forming the gate dielectric layer of the first, second, and third thicknesses can include forming an etching barrier layer over the gate dielectric layer in at least one of the first, second, or third regions while forming the first, second, and third gate structures, and/or prior to forming the gate dielectric layer in at least one of the first, second, or third regions, performing an implantation process on the at least one region.

摘要翻译： 公开了一种用于制造集成电路器件的方法。 示例性方法可以包括提供具有第一区域，第二区域和第三区域的衬底; 以及在所述第一区域中形成第一栅极结构，在所述第二区域中形成第二栅极结构，以及在所述第三区域中形成第三栅极结构，其中所述第一，第二和第三栅极结构包括栅极介电层，所述栅极介电层 是第一栅极结构中的第一厚度，第二栅极结构中的第二厚度，以及第三栅极结构中的第三厚度。 形成第一，第二和第三厚度的栅介质层可以包括在形成第一，第二和第三栅极结构的至少一个第一，第二或第三区域中的栅极电介质层上方形成蚀刻阻挡层 ，和/或在第一，第二或第三区域中的至少一个中形成栅介质层之前，在至少一个区域上执行注入工艺。

公开(公告)号：US20110306196A1

公开(公告)日：2011-12-15

申请号：US13215658

申请日：2011-08-23

申请人： Kuang-Yuan Hsu ,  Da-Yuan Lee ,  Wei-Yang Lee ,  Hun-Jan Tao

发明人： Kuang-Yuan Hsu ,  Da-Yuan Lee ,  Wei-Yang Lee ,  Hun-Jan Tao

IPC分类号： H01L21/28

CPC分类号： H01L21/823857 ,  H01L21/82345 ,  H01L21/823462 ,  H01L21/823842 ,  H01L29/513 ,  H01L29/665 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/7833

摘要： A method for fabricating an integrated circuit device is disclosed which includes providing a substrate having first, second, and third regions; and forming first, second, and third gate structures in the first, second, and third regions, respectively. The first, second, and third gate structures include a gate dielectric layer, the gate dielectric layer being a first thickness in the first gate structure, a second thickness in the second gate structure, and a third thickness in the third gate structure. Forming the gate dielectric layer of the first, second, and third thicknesses can include forming an etching barrier layer over the gate dielectric layer in at least one of the first, second, or third regions while forming the first, second, and third gate structures, and/or prior to forming the gate dielectric layer in at least one of the first, second, or third regions, performing an implantation process on the at least one region.

摘要翻译： 公开了一种用于制造集成电路器件的方法，其包括提供具有第一，第二和第三区域的衬底; 以及分别在第一，第二和第三区域中形成第一，第二和第三栅极结构。 第一，第二和第三栅极结构包括栅极介电层，栅极电介质层是第一栅极结构中的第一厚度，第二栅极结构中的第二厚度，以及第三栅极结构中的第三厚度。 形成第一，第二和第三厚度的栅介质层可以包括在形成第一，第二和第三栅极结构的至少一个第一，第二或第三区域中的栅极电介质层上方形成蚀刻阻挡层 ，和/或在第一，第二或第三区域中的至少一个中形成栅介质层之前，在至少一个区域上执行注入工艺。

公开(公告)号：US08008143B2

公开(公告)日：2011-08-30

申请号：US12649555

申请日：2009-12-30

申请人： Kuang-Yuan Hsu ,  Da-Yuan Lee ,  Wei-Yang Lee ,  Hun-Jan Tao

发明人： Kuang-Yuan Hsu ,  Da-Yuan Lee ,  Wei-Yang Lee ,  Hun-Jan Tao

IPC分类号： H01L21/338

CPC分类号： H01L21/823857 ,  H01L21/82345 ,  H01L21/823462 ,  H01L21/823842 ,  H01L29/513 ,  H01L29/665 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/7833

摘要： A method for fabricating an integrated circuit device is disclosed. An exemplary method can include providing a substrate having a first region, a second region, and a third region; and forming a first gate structure in the first region, a second gate structure in the second region, and a third gate structure in the third region, wherein the first, second, and third gate structures include a gate dielectric layer, the gate dielectric layer being a first thickness in the first gate structure, a second thickness in the second gate structure, and a third thickness in the third gate structure. Forming the gate dielectric layer of the first, second, and third thicknesses can include forming an etching barrier layer over the gate dielectric layer in at least one of the first, second, or third regions while forming the first, second, and third gate structures, and/or prior to forming the gate dielectric layer in at least one of the first, second, or third regions, performing an implantation process on the at least one region.

摘要翻译： 公开了一种用于制造集成电路器件的方法。 示例性方法可以包括提供具有第一区域，第二区域和第三区域的衬底; 以及在所述第一区域中形成第一栅极结构，在所述第二区域中形成第二栅极结构，以及在所述第三区域中形成第三栅极结构，其中所述第一，第二和第三栅极结构包括栅极介电层，所述栅极介电层 是第一栅极结构中的第一厚度，第二栅极结构中的第二厚度，以及第三栅极结构中的第三厚度。 形成第一，第二和第三厚度的栅介质层可以包括在形成第一，第二和第三栅极结构的至少一个第一，第二或第三区域中的栅极电介质层上方形成蚀刻阻挡层 ，和/或在第一，第二或第三区域中的至少一个中形成栅介质层之前，在至少一个区域上执行注入工艺。

公开(公告)号：US08283222B2

公开(公告)日：2012-10-09

申请号：US13215658

申请日：2011-08-23

申请人： Kuang-Yuan Hsu ,  Da-Yuan Lee ,  Wei-Yang Lee ,  Hun-Jan Tao

发明人： Kuang-Yuan Hsu ,  Da-Yuan Lee ,  Wei-Yang Lee ,  Hun-Jan Tao

IPC分类号： H01L21/338

CPC分类号： H01L21/823857 ,  H01L21/82345 ,  H01L21/823462 ,  H01L21/823842 ,  H01L29/513 ,  H01L29/665 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/7833

摘要： A method for fabricating an integrated circuit device is disclosed which includes providing a substrate having first, second, and third regions; and forming first, second, and third gate structures in the first, second, and third regions, respectively. The first, second, and third gate structures include a gate dielectric layer, the gate dielectric layer being a first thickness in the first gate structure, a second thickness in the second gate structure, and a third thickness in the third gate structure. Forming the gate dielectric layer of the first, second, and third thicknesses can include forming an etching barrier layer over the gate dielectric layer in at least one of the first, second, or third regions while forming the first, second, and third gate structures, and/or prior to forming the gate dielectric layer in at least one of the first, second, or third regions, performing an implantation process on the at least one region.

摘要翻译： 公开了一种用于制造集成电路器件的方法，其包括提供具有第一，第二和第三区域的衬底; 以及分别在第一，第二和第三区域中形成第一，第二和第三栅极结构。 第一，第二和第三栅极结构包括栅极介电层，栅极电介质层是第一栅极结构中的第一厚度，第二栅极结构中的第二厚度，以及第三栅极结构中的第三厚度。 形成第一，第二和第三厚度的栅介质层可以包括在形成第一，第二和第三栅极结构的至少一个第一，第二或第三区域中的栅极电介质层上方形成蚀刻阻挡层 ，和/或在第一，第二或第三区域中的至少一个中形成栅介质层之前，在至少一个区域上执行注入工艺。

公开(公告)号：US08765603B2

公开(公告)日：2014-07-01

申请号：US13195554

申请日：2011-08-01

申请人： Cheng-Hao Hou ,  Wei-Yang Lee ,  Xiong-Fei Yu ,  Kuang-Yuan Hsu

发明人： Cheng-Hao Hou ,  Wei-Yang Lee ,  Xiong-Fei Yu ,  Kuang-Yuan Hsu

IPC分类号： H01L21/44 ,  H01L21/441 ,  H01L21/40

CPC分类号： H01L29/517 ,  H01L21/28088 ,  H01L29/4966 ,  H01L29/7833

摘要： Buffer layer and method of forming the buffer layer, the method including forming a high-k dielectric layer, forming a titanium nitride layer over the high-k dielectric layer, forming a silicon layer on the titanium nitride layer, annealing the silicon layer into the titanium nitride layer to form an annealed silicon layer and forming an n-metal over the high-k dielectric layer.

摘要翻译： 缓冲层和形成缓冲层的方法，所述方法包括形成高k电介质层，在高k电介质层上形成氮化钛层，在氮化钛层上形成硅层，将硅层退火成 氮化钛层以形成退火的硅层，并在高k电介质层上形成n金属。