利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

99 条记录 (耗时 0.023 秒)

    Systems and methods for power measurement in a data processing system
    1.
    发明授权
    Systems and methods for power measurement in a data processing system 有权
    数据处理系统中功率测量的系统和方法

    公开(公告)号：US08856575B2

    公开(公告)日：2014-10-07

    申请号：US13284684

    申请日：2011-10-28

    申请人： Shaohua Yang ,  Zongwang Li ,  Fan Zhang ,  Yang Han ,  Chung-Li Wang

    发明人： Shaohua Yang ,  Zongwang Li ,  Fan Zhang ,  Yang Han ,  Chung-Li Wang

    IPC分类号： G06F1/00 ,  G06F11/30 ,  G06F1/30

    CPC分类号： G06F11/3062 ,  G06F1/30

    摘要： Various embodiments of the present invention provide systems and methods for data processing. As an example, a data processing circuit is disclosed that includes: a data detector circuit, a data decoder circuit, and a power usage control circuit. The data detector circuit is operable to apply a data detection algorithm to a data input to yield a detected output. The data decoder circuit is operable to apply a data decode algorithm to a data set derived from the detected output to yield a decoded output. The power usage control circuit is operable to force a defined number of global iterations applied to the data input by the data detector circuit and the data decoder circuit regardless of convergence of the data decode algorithm.

    摘要翻译： 本发明的各种实施例提供了用于数据处理的系统和方法。 作为示例，公开了一种数据处理电路，其包括：数据检测器电路，数据解码器电路和电力使用控制电路。 数据检测器电路可操作以将数据检测算法应用于数据输入以产生检测到的输出。 数据解码器电路可操作以将数据解码算法应用于从检测到的输出导出的数据集，以产生解码输出。 功率使用控制电路可操作以强制对数据检测器电路和数据解码器电路输入的数据施加的定义数量的全局迭代，而与数据解码算法的收敛无关。

    Apparatus and method for breaking trapping sets
    3.
    发明授权
    Apparatus and method for breaking trapping sets 有权
    用于打破陷阱的装置和方法

    公开(公告)号：US08781033B2

    公开(公告)日：2014-07-15

    申请号：US13533207

    申请日：2012-06-26

    申请人： Yang Han ,  Shaohua Yang ,  Fan Zhang ,  Zongwang Li

    发明人： Yang Han ,  Shaohua Yang ,  Fan Zhang ,  Zongwang Li

    IPC分类号： H04L27/06

    CPC分类号： H03M13/6331 ,  H03M13/1142 ,  H03M13/2957 ,  H03M13/3723

    摘要： An error correction data processing apparatus includes a noise predictive calibration circuit operable to calibrate a first set of filter coefficients based on a first data set and a second set of filter coefficients based on a second data set, and includes a first noise predictive detector operable to receive the first set of filter coefficients. The apparatus further includes a decoder operable to perform a first global iteration with the first noise predictive detector and determine a violation check count value, and a second noise predictive detector operable to receive the second set of filter coefficients if the violation check count value is less than a predetermined value or receive the first set of filter coefficients if the violation check count value is greater than the predetermined value.

    摘要翻译： 纠错数据处理装置包括噪声预测校准电路，其可操作以基于第一数据集和基于第二数据集的第二组滤波器系数来校准第一组滤波器系数，并且包括第一噪声预测检测器，其可操作以 接收第一组滤波器系数。 所述装置还包括解码器，其可操作以与所述第一噪声预测检测器执行第一全局迭代并确定违反检查计数值;以及第二噪声预测检测器，其可操作以在所述违反检查计数值较小时接收所述第二组滤波器系数 如果违反检查计数值大于预定值，则接收第一组滤波器系数。

    Variable Sector Size LDPC Decoder
    4.
    发明申请
    Variable Sector Size LDPC Decoder 审中-公开
    可变扇区尺寸LDPC解码器

    公开(公告)号：US20130139022A1

    公开(公告)日：2013-05-30

    申请号：US13305510

    申请日：2011-11-28

    申请人： Lei Chen ,  Yang Han ,  Zongwang Li ,  Shaohua Yang

    发明人： Lei Chen ,  Yang Han ,  Zongwang Li ,  Shaohua Yang

    IPC分类号： H03M13/05 ,  G06F11/10

    CPC分类号： H03M13/1117 ,  H03M13/116 ,  H03M13/1171 ,  H03M13/6502 ,  H03M13/6516

    摘要： Various embodiments of the present invention are related to methods and apparatuses for decoding data, and more particularly to methods and apparatuses for decoding variably sized blocks of data in an LDPC decoder. For example, in one embodiment an apparatus includes a low density parity check decoder operable to perform decoding of a plurality of circulant sub-matrices from an H matrix, and a controller connected to the low density parity check decoder, operable to omit any of the plurality of circulant sub-matrices from the decoding if they do not contain user data.

    摘要翻译： 本发明的各种实施例涉及用于解码数据的方法和装置，更具体地涉及用于在LDPC解码器中解码可变大小的数据块的方法和装置。 例如，在一个实施例中，一种装置包括低密度奇偶校验解码器，其可操作以从H矩阵执行多个循环子矩阵的解码，以及连接到低密度奇偶校验解码器的控制器，可操作以省略任何 如果它们不包含用户数据，则来自解码的多个循环子矩阵。

    Systems and Methods for Reduced Format Non-Binary Decoding
    5.
    发明申请
    Systems and Methods for Reduced Format Non-Binary Decoding 有权
    减少格式非二进制解码的系统和方法

    公开(公告)号：US20120331363A1

    公开(公告)日：2012-12-27

    申请号：US13167771

    申请日：2011-06-24

    申请人： Zongwang Li ,  Wu Chang ,  Chung-Li Wang ,  Changyou Xu ,  Shaohua Yang ,  Yang Han

    发明人： Zongwang Li ,  Wu Chang ,  Chung-Li Wang ,  Changyou Xu ,  Shaohua Yang ,  Yang Han

    IPC分类号： G06F11/07

    CPC分类号： H03M13/1171 ,  H03M13/27 ,  H03M13/3723 ,  H03M13/612

    摘要： Various embodiments of the present invention provide systems and methods for data processing. As an example, a data processing circuit is disclosed that includes a data detecting circuit having: a first vector translation circuit, a second vector translation circuit, and a data detector core circuit. The data detecting circuit is operable to receive an input data set and at least one input vector in a first format. The at least one input vector corresponds to a portion of the input data set. The first vector translation circuit is operable to translate the at least one vector to a second format. The data detector core circuit is operable to apply a data detection algorithm to the input data set and the at least one vector in the second format to yield a detected output. The second vector translation circuit operable to translate a derivative of the detected output to the first format to yield an output vector.

    摘要翻译： 本发明的各种实施例提供了用于数据处理的系统和方法。 作为示例，公开了一种数据处理电路，其包括具有第一向量转换电路，第二向量转换电路和数据检测器核心电路的数据检测电路。 数据检测电路可操作以接收第一格式的输入数据集和至少一个输入向量。 至少一个输入向量对应于输入数据集的一部分。 第一向量翻译电路可操作以将至少一个向量转换为第二格式。 数据检测器核心电路可操作以将数据检测算法应用于输入数据集和第二格式的至少一个向量以产生检测到的输出。 第二向量转换电路可操作以将检测到的输出的导数转换为第一格式以产生输出向量。

    AMPLITUDE-BASED APPROACH FOR DETECTION AND CLASSIFICATION OF HARD-DISC DEFECT REGIONS
    6.
    发明申请
    AMPLITUDE-BASED APPROACH FOR DETECTION AND CLASSIFICATION OF HARD-DISC DEFECT REGIONS 失效
    用于检测和分类硬盘区缺陷区域的基于幅度的方法

    公开(公告)号：US20110235490A1

    公开(公告)日：2011-09-29

    申请号：US12729312

    申请日：2010-03-23

    申请人： Shaohua Yang ,  George Mathew ,  Yang Han ,  Zongwang Li ,  Yuan Xing Lee

    发明人： Shaohua Yang ,  George Mathew ,  Yang Han ,  Zongwang Li ,  Yuan Xing Lee

    IPC分类号： G11B27/36

    CPC分类号： G11B20/1816 ,  G11B20/1883 ,  G11B2005/0018 ,  G11B2020/1823 ,  G11B2220/20 ,  G11B2220/2516

    摘要： In a hard-disc drive, a defect region on the hard disc is classified as corresponding to either thermal asperity (TA) or media defect (MD) by generating two statistical measures. A first measure (e.g., ∝1) is based on (i) the magnitudes of one or both of signal values (e.g., equalizer input or output signal values) and the corresponding expected values of those signal values and (ii) the signs of one or both of the signal values and the expected signal values. A second measure (e.g., ∝2) is based on the magnitudes of one or both of the signal values and the expected signal values, but not the signs of either the signal values or the expected signal values. The two measures are then compared to determine whether the defect region corresponds to TA or MD.

    摘要翻译： 在硬盘驱动器中，通过产生两个统计测量值将硬盘上的缺陷区域分类为对应于热粗糙度（TA）或介质缺陷（MD）。 第一测量（例如，α1）基于（i）信号值（例如，均衡器输入或输出信号值）中的一个或两个的大小以及那些信号值的相应期望值，以及（ii） 一个或两个信号值和预期信号值。 第二量度（例如，α2）基于信号值和预期信号值中的一个或两个的幅度，而不是信号值或期望信号值的符号。 然后比较两个测量值以确定缺陷区域是否对应于TA或MD。

    Systems and methods for non-binary decoding
    9.
    发明授权
    Systems and methods for non-binary decoding 有权
    用于非二进制解码的系统和方法

    公开(公告)号：US08560929B2

    公开(公告)日：2013-10-15

    申请号：US13167764

    申请日：2011-06-24

    申请人： Zongwang Li ,  Wu Chang ,  Chung-Li Wang ,  Changyou Xu ,  Shaohua Yang ,  Yang Han

    发明人： Zongwang Li ,  Wu Chang ,  Chung-Li Wang ,  Changyou Xu ,  Shaohua Yang ,  Yang Han

    IPC分类号： H03M13/00

    CPC分类号： H04L1/0047 ,  H03M13/1171 ,  H03M13/134 ,  H03M13/255

    摘要： Various embodiments of the present invention provide systems and methods for data processing. A data processing circuit is disclosed that includes: a data detector circuit, a first symbol constrained arrangement circuit, and a second symbol constrained arrangement circuit. The data detector circuit is operable to apply a data detection algorithm to a combination of a first input data set and a decoded data set to yield a detected output that includes a number of non-binary symbols. The first symbol constrained arrangement circuit is operable to receive the detected output and to re-arrange the detected output in accordance with a first arrangement algorithm to yield a re-arranged output. The bits for at least one non-binary symbol from the detected output are maintained together in the re-arranged output. The second symbol constrained arrangement circuit is operable to receive a second input data set and to re-arrange the second data input in accordance with a second arrangement algorithm to yield the decoded data set. The bits for at least one non-binary symbol from the second input data set are maintained together in the decoded data set output.

    摘要翻译： 本发明的各种实施例提供了用于数据处理的系统和方法。 公开了一种数据处理电路，其包括：数据检测器电路，第一符号约束布置电路和第二符号约束布置电路。 数据检测器电路可操作以将数据检测算法应用于第一输入数据集合和解码数据集合的组合，以产生包括多个非二进制符号的检测输出。 第一符号约束布置电路可操作以接收检测到的输出并根据第一布置算法重新布置检测的输出以产生重新排列的输出。 来自检测到的输出的至少一个非二进制符号的位在重新布置的输出中保持在一起。 第二符号约束布置电路可操作以接收第二输入数据集并且根据第二布置算法重排第二数据输入以产生解码数据集。 用于来自第二输入数据集的至少一个非二进制符号的位在解码数据集输出中一起保持。