公开(公告)号：US08815735B2

公开(公告)日：2014-08-26

申请号：US13463004

申请日：2012-05-03

申请人： Yi Jung Chen ,  Kuo Hui Su ,  Chiang Hung Lin

发明人： Yi Jung Chen ,  Kuo Hui Su ,  Chiang Hung Lin

IPC分类号： H01L21/44

CPC分类号： H01L27/10855 ,  H01L27/10814 ,  H01L27/10876 ,  H01L27/10885 ,  H01L27/10894

摘要： A semiconductor device comprises a substrate, a dielectric layer, an undoped silicon layer, and a silicon material. The substrate comprises a doped region. The dielectric layer is formed on the substrate and comprises a contact hole, and the contact hole corresponds to the doped region. The undoped silicon layer is formed on the doped region. The silicon material fills the contact hole from the undoped silicon layer.

摘要翻译： 半导体器件包括衬底，电介质层，未掺杂的硅层和硅材料。 衬底包括掺杂区域。 电介质层形成在基片上并包括接触孔，接触孔对应于掺杂区域。 在掺杂区域上形成未掺杂的硅层。 硅材料从未掺杂的硅层填充接触孔。

公开(公告)号：US20130292799A1

公开(公告)日：2013-11-07

申请号：US13463004

申请日：2012-05-03

申请人： Yi Jung CHEN ,  Kuo Hui Su ,  Chiang Hung Lin

发明人： Yi Jung CHEN ,  Kuo Hui Su ,  Chiang Hung Lin

IPC分类号： H01L29/00 ,  H01L21/20

CPC分类号： H01L27/10855 ,  H01L27/10814 ,  H01L27/10876 ,  H01L27/10885 ,  H01L27/10894

摘要： A semiconductor device comprises a substrate, a dielectric layer, an undoped silicon layer, and a silicon material. The substrate comprises a doped region. The dielectric layer is formed on the substrate and comprises a contact hole, and the contact hole corresponds to the doped region. The undoped silicon layer is formed on the doped region. The silicon material fills the contact hole from the undoped silicon layer.

摘要翻译： 半导体器件包括衬底，电介质层，未掺杂的硅层和硅材料。 衬底包括掺杂区域。 电介质层形成在基片上并包括接触孔，接触孔对应于掺杂区域。 在掺杂区域上形成未掺杂的硅层。 硅材料从未掺杂的硅层填充接触孔。

公开(公告)号：US08420477B2

公开(公告)日：2013-04-16

申请号：US13095291

申请日：2011-04-27

申请人： Kuo Hui Su ,  Yi Nan Chen ,  Hsien Wen Liu

发明人： Kuo Hui Su ,  Yi Nan Chen ,  Hsien Wen Liu

IPC分类号： H01L21/8238

CPC分类号： H01L21/02326 ,  H01L21/02332 ,  H01L21/28185 ,  H01L21/28202

摘要： A method for fabricating a gate dielectric layer comprises the steps of: forming a dielectric layer on a semiconductor substrate; performing a nitrogen treating process to form a nitride layer on the dielectric layer; and performing a thermal treating process at 1150-1400° C. for a period of 400-800 milliseconds, to form a gate dielectric layer. A step of forming a gate layer on the gate dielectric layer may be performed to form a gate structure.

摘要翻译： 一种用于制造栅极电介质层的方法包括以下步骤：在半导体衬底上形成电介质层; 进行氮处理工艺以在介电层上形成氮化物层; 并在1150-1400℃下进行400-800毫秒的热处理工艺以形成栅介质层。 可以在栅极介质层上形成栅极层的步骤以形成栅极结构。

公开(公告)号：US09647133B2

公开(公告)日：2017-05-09

申请号：US15036662

申请日：2014-11-13

申请人： Duy Vu Pham ,  Kuo Hui Su

发明人： Duy Vu Pham ,  Kuo Hui Su

IPC分类号： H01L29/04 ,  H01L29/786 ,  H01L29/417 ,  H01L29/45 ,  H01L21/02 ,  H01L23/31 ,  H01L27/12 ,  H01L29/66

CPC分类号： H01L29/7869 ,  H01L21/02271 ,  H01L23/3171 ,  H01L27/1225 ,  H01L29/41733 ,  H01L29/45 ,  H01L29/66969 ,  H01L29/78618

摘要： The present invention relates to a novel thin film transistor (TFT) comprising a substrate (100) with a gate electrode layer (101) deposited and patterned thereon and a gate insulator layer (102) deposited on the gate electrode layer and the substrate, characterized in that the transistor further comprises (i) a carrier injection layer (103) arranged above the gate insulator layer, (ii) a source/drain (S/D) electrode layer (104) deposited on the carrier injection layer, and (iii) a semiconductor layer (106), methods for the production of such novel TFTs, devices comprising such TFTs, and to the use of such TFTs.

公开(公告)号：US20120276730A1

公开(公告)日：2012-11-01

申请号：US13095008

申请日：2011-04-27

申请人： Kuo Hui Su ,  Yi Nan Chen ,  Hsien Wen Liu

发明人： Kuo Hui Su ,  Yi Nan Chen ,  Hsien Wen Liu

IPC分类号： H01L21/28

CPC分类号： H01L21/28202 ,  H01L21/28185

摘要： A method for fabricating a gate dielectric layer comprises the steps of: forming a dielectric layer on a semiconductor substrate; performing a nitrogen treating process to form a nitride layer on the dielectric layer; performing an oxygen treating process to implant oxygen into the nitride layer; and performing a thermal treating process to form a gate dielectric layer. A step of forming a gate layer on the gate dielectric layer may be performed to form a gate structure.

摘要翻译： 一种用于制造栅极电介质层的方法包括以下步骤：在半导体衬底上形成电介质层; 进行氮处理工艺以在介电层上形成氮化物层; 执行氧处理工艺以将氧注入到氮化物层中; 并进行热处理工艺以形成栅介质层。 可以在栅极介质层上形成栅极层的步骤以形成栅极结构。

公开(公告)号：US20120276731A1

公开(公告)日：2012-11-01

申请号：US13095291

申请日：2011-04-27

申请人： Kuo Hui Su ,  Yi Nan Chen ,  Hsien Wen Liu

发明人： Kuo Hui Su ,  Yi Nan Chen ,  Hsien Wen Liu

IPC分类号： H01L21/28

CPC分类号： H01L21/02326 ,  H01L21/02332 ,  H01L21/28185 ,  H01L21/28202

摘要： A method for fabricating a gate dielectric layer comprises the steps of: forming a dielectric layer on a semiconductor substrate; performing a nitrogen treating process to form a nitride layer on the dielectric layer; and performing a thermal treating process at 1150-1400° C. for a period of 400-800 milliseconds, to form a gate dielectric layer. A step of forming a gate layer on the gate dielectric layer may be performed to form a gate structure.

摘要翻译： 一种用于制造栅极电介质层的方法包括以下步骤：在半导体衬底上形成电介质层; 进行氮处理工艺以在介电层上形成氮化物层; 并在1150-1400℃下进行400-800毫秒的热处理工艺以形成栅介质层。 可以在栅极介质层上形成栅极层的步骤以形成栅极结构。

公开(公告)号：US20120273950A1

公开(公告)日：2012-11-01

申请号：US13095209

申请日：2011-04-27

申请人： Kuo Hui Su ,  Yi Nan Chen ,  Hsien Wen Liu

发明人： Kuo Hui Su ,  Yi Nan Chen ,  Hsien Wen Liu

IPC分类号： H01L23/485 ,  H01L21/283

CPC分类号： H01L23/53223 ,  H01L21/76843 ,  H01L21/76846 ,  H01L21/7685 ,  H01L21/76856 ,  H01L21/76867 ,  H01L23/53238 ,  H01L2924/0002 ,  H01L2924/00

摘要： An integrated circuit structure including a copper-aluminum interconnect with a CuSiN layer and a method for fabricating the same are provided. The method for fabricating an integrated circuit structure including a copper-aluminum interconnect according to the present invention comprises the steps of providing a copper (Cu) layer; forming a barrier layer including a CuSiN layer on the copper layer; forming a wetting layer on the barrier layer; and forming an aluminum (Al) layer on the wetting layer.

摘要翻译： 提供了包括具有CuSiN层的铜 - 铝互连的集成电路结构及其制造方法。 根据本发明的包括铜 - 铝互连的集成电路结构的制造方法包括提供铜（Cu）层的步骤; 在铜层上形成包含CuSiN层的阻挡层; 在阻挡层上形成润湿层; 并在润湿层上形成铝（Al）层。

公开(公告)号：US20120273948A1

公开(公告)日：2012-11-01

申请号：US13094944

申请日：2011-04-27

申请人： Kuo Hui Su ,  Yi Nan Chen ,  Hsien Wen Liu

发明人： Kuo Hui Su ,  Yi Nan Chen ,  Hsien Wen Liu

IPC分类号： H01L23/52 ,  H01L21/768

CPC分类号： H01L23/53223 ,  H01L21/76846 ,  H01L21/76856 ,  H01L23/53228 ,  H01L2924/0002 ,  H01L2924/00

摘要： An integrated circuit structure including a copper-aluminum interconnect with a barrier layer including a titanium nitride layer and a method for fabricating the same are disclosed. The method for fabricating an integrated circuit structure including a copper-aluminum interconnect according to the present invention comprises the steps of providing a copper (Cu) layer; forming a barrier layer connected to the copper layer, wherein the barrier layer comprises a first layer including a tantalum layer and a tantalum nitride layer and a second layer including a titanium nitride layer, the first layer contacts the copper layer and is disposed between the copper layer and the second layer, and the barrier layer has a recess correspondingly above the copper layer; and forming an aluminum (Al) layer disposed in the recess.

摘要翻译： 公开了一种集成电路结构，包括具有包含氮化钛层的阻挡层的铜 - 铝互连及其制造方法。 根据本发明的包括铜 - 铝互连的集成电路结构的制造方法包括提供铜（Cu）层的步骤; 形成连接到所述铜层的阻挡层，其中所述阻挡层包括包括钽层和氮化钽层的第一层和包含氮化钛层的第二层，所述第一层接触所述铜层并且设置在所述铜层之间 层和第二层，并且阻挡层具有相应于铜层上方的凹部; 以及形成设置在所述凹部中的铝（Al）层。