公开(公告)号：US20130052837A1

公开(公告)日：2013-02-28

申请号：US13215909

申请日：2011-08-23

申请人： Yi-Chao Wang ,  Yu-Chang Lin ,  Li-Ting Wang ,  Tai-Chun Huang ,  Pei-Ren Jeng ,  Tze-Liang Lee

发明人： Yi-Chao Wang ,  Yu-Chang Lin ,  Li-Ting Wang ,  Tai-Chun Huang ,  Pei-Ren Jeng ,  Tze-Liang Lee

IPC分类号： H01L21/268 ,  B23K26/00

CPC分类号： H01L21/67115 ,  B23K26/352 ,  H01L21/2636 ,  H01L21/268 ,  H01L21/324

摘要： A method includes performing an anneal on a wafer. The wafer includes a wafer-edge region, and an inner region encircled by the wafer-edge region. During the anneal, a first power applied on a portion of the wafer-edge region is at least lower than a second power for annealing the inner region.

摘要翻译： 一种方法包括在晶片上进行退火。 晶片包括晶片边缘区域和由晶片边缘区域包围的内部区域。 在退火期间，施加在晶片边缘区域的一部分上的第一功率至少低于用于退火内部区域的第二功率。

公开(公告)号：US09337059B2

公开(公告)日：2016-05-10

申请号：US13215909

申请日：2011-08-23

申请人： Yi-Chao Wang ,  Yu-Chang Lin ,  Li-Ting Wang ,  Tai-Chun Huang ,  Pei-Ren Jeng ,  Tze-Liang Lee

发明人： Yi-Chao Wang ,  Yu-Chang Lin ,  Li-Ting Wang ,  Tai-Chun Huang ,  Pei-Ren Jeng ,  Tze-Liang Lee

IPC分类号： H01L21/00 ,  H01L21/324 ,  H01L21/268 ,  H01L21/20 ,  H01L21/36 ,  H01L21/44

CPC分类号： H01L21/67115 ,  B23K26/352 ,  H01L21/2636 ,  H01L21/268 ,  H01L21/324

摘要： A method includes performing an anneal on a wafer. The wafer includes a wafer-edge region, and an inner region encircled by the wafer-edge region. During the anneal, a first power applied on a portion of the wafer-edge region is at least lower than a second power for annealing the inner region.

摘要翻译： 一种方法包括在晶片上进行退火。 晶片包括晶片边缘区域和由晶片边缘区域包围的内部区域。 在退火期间，施加在晶片边缘区域的一部分上的第一功率至少低于用于退火内部区域的第二功率。

公开(公告)号：US09647066B2

公开(公告)日：2017-05-09

申请号：US13454960

申请日：2012-04-24

申请人： Chang-Shen Lu ,  Chih-Tang Peng ,  Tai-Chun Huang ,  Pei-Ren Jeng ,  Hao-Ming Lien ,  Yi-Hung Lin ,  Tze-Liang Lee ,  Syun-Ming Jang

发明人： Chang-Shen Lu ,  Chih-Tang Peng ,  Tai-Chun Huang ,  Pei-Ren Jeng ,  Hao-Ming Lien ,  Yi-Hung Lin ,  Tze-Liang Lee ,  Syun-Ming Jang

IPC分类号： H01L27/088 ,  H01L29/10 ,  H01L21/8234 ,  H01L29/66 ,  H01L29/78 ,  H01L21/20

CPC分类号： H01L29/10 ,  H01L21/823431 ,  H01L27/0886 ,  H01L29/6681 ,  H01L29/785

摘要： A FinFET device may include a dummy FinFET structure laterally adjacent an active FinFET structure to reduce stress imbalance and the effects of stress imbalance on the active FinFET structure. The FinFET device comprises an active FinFET comprising a plurality of semiconductor fins, and a dummy FinFET comprising a plurality of semiconductor fins. The active FinFET and the dummy FinFET are laterally spaced from each other by a spacing that is related to the fin pitch of the active FinFET.

公开(公告)号：US20130277760A1

公开(公告)日：2013-10-24

申请号：US13454960

申请日：2012-04-24

申请人： Chang-Shen Lu ,  Chih-Tang Peng ,  Tai-Chun Huang ,  Pei-Ren Jeng ,  Hao-Ming Lien ,  Yi-Hung Lin ,  Tze-Liang Lee ,  Syun-Ming Jang

发明人： Chang-Shen Lu ,  Chih-Tang Peng ,  Tai-Chun Huang ,  Pei-Ren Jeng ,  Hao-Ming Lien ,  Yi-Hung Lin ,  Tze-Liang Lee ,  Syun-Ming Jang

IPC分类号： H01L27/088 ,  H01L21/20

CPC分类号： H01L29/10 ,  H01L21/823431 ,  H01L27/0886 ,  H01L29/6681 ,  H01L29/785

摘要： A FinFET device may include a dummy FinFET structure laterally adjacent an active FinFET structure to reduce stress imbalance and the effects of stress imbalance on the active FinFET structure. The FinFET device comprises an active FinFET comprising a plurality of semiconductor fins, and a dummy FinFET comprising a plurality of semiconductor fins. The active FinFET and the dummy FinFET are laterally spaced from each other by a spacing that is related to the fin pitch of the active FinFET.

摘要翻译： FinFET器件可以包括横向邻近有源FinFET结构的虚设FinFET结构，以减少应力不平衡以及应力不平衡对有源FinFET结构的影响。 FinFET器件包括包括多个半导体鳍片的有源FinFET和包括多个半导体鳍片的虚设FinFET。 有源FinFET和虚拟FinFET彼此横向间隔开与有源FinFET的鳍间距有关的间隔。

公开(公告)号：US09142402B2

公开(公告)日：2015-09-22

申请号：US13307847

申请日：2011-11-30

申请人： Yu-Ling Liou ,  Chih-Tang Peng ,  Pei-Ren Jeng ,  Hao-Ming Lien ,  Tze-Liang Lee

发明人： Yu-Ling Liou ,  Chih-Tang Peng ,  Pei-Ren Jeng ,  Hao-Ming Lien ,  Tze-Liang Lee

IPC分类号： H01L21/425 ,  H01L21/02 ,  H01L21/762 ,  H01L21/8234 ,  H01L21/3115

CPC分类号： H01L21/76237 ,  H01L21/02164 ,  H01L21/02304 ,  H01L21/02315 ,  H01L21/31155 ,  H01L21/76224 ,  H01L21/823431 ,  H01L21/823481

摘要： A method includes performing a plasma treatment on a first surface of a first material and a second surface of a second material simultaneously, wherein the first material is different from the second material. A third material is formed on treated first surface of the first material and on treated second surface of the second material. The first, the second, and the third materials may include a hard mask, a semiconductor material, and an oxide, respectively.

摘要翻译： 一种方法包括同时对第一材料的第一表面和第二材料的第二表面进行等离子体处理，其中第一材料与第二材料不同。 在第一材料的经处理的第一表面和第二材料的经处理的第二表面上形成第三材料。 第一，第二和第三材料可以分别包括硬掩模，半导体材料和氧化物。

公开(公告)号：US08580653B2

公开(公告)日：2013-11-12

申请号：US13775907

申请日：2013-02-25

申请人： Tze-Liang Lee ,  Pei-Ren Jeng ,  Chu-Yun Fu ,  Chyi Shyuan Chern ,  Jui-Hei Huang ,  Chih-Tang Peng ,  Hao-Ming Lien

发明人： Tze-Liang Lee ,  Pei-Ren Jeng ,  Chu-Yun Fu ,  Chyi Shyuan Chern ,  Jui-Hei Huang ,  Chih-Tang Peng ,  Hao-Ming Lien

IPC分类号： H01L21/76

CPC分类号： H01L21/76224 ,  H01L21/76232

摘要： A method of fabricating an isolation structure including forming a trench in a top surface of a substrate and partially filling the trench with a first oxide, wherein the first oxide is a pure oxide. Partially filling the trench includes forming a liner layer in the trench and forming the first oxide over the liner layer using silane and oxygen precursors at a pressure less than 10 milliTorr (mTorr) and a temperature ranging from about 500° C. to about 1000° C. The method further includes producing a solid reaction product in a top portion of the first oxide. The method further includes sublimating the solid reaction product by heating the substrate in a chamber at a temperature from 100° C. to 200° C. and removing the sublimated solid reaction product by flowing a carrier gas over the substrate. The method further includes filling the trench with a second oxide.

摘要翻译： 一种制造隔离结构的方法，包括在衬底的顶表面中形成沟槽并用第一氧化物部分地填充沟槽，其中第一氧化物是纯氧化物。 部分地填充沟槽包括在沟槽中形成衬层，并且在低于10毫托（mTorr）的压力和约500℃至约1000℃的温度下使用硅烷和氧前体在衬层上形成第一氧化物 该方法还包括在第一氧化物的顶部产生固体反应产物。 该方法还包括通过在室内在100℃至200℃的温度下加热基底来升华固体反应产物，并通过使载气流过基底而除去升华的固体反应产物。 该方法还包括用第二氧化物填充沟槽。

公开(公告)号：US20130137251A1

公开(公告)日：2013-05-30

申请号：US13307847

申请日：2011-11-30

申请人： Yu-Ling Liou ,  Chih-Tang Peng ,  Pei-Ren Jeng ,  Hao-Ming Lien ,  Tze-Liang Lee

发明人： Yu-Ling Liou ,  Chih-Tang Peng ,  Pei-Ren Jeng ,  Hao-Ming Lien ,  Tze-Liang Lee

IPC分类号： H01L21/425

CPC分类号： H01L21/76237 ,  H01L21/02164 ,  H01L21/02304 ,  H01L21/02315 ,  H01L21/31155 ,  H01L21/76224 ,  H01L21/823431 ,  H01L21/823481

摘要： A method includes performing a plasma treatment on a first surface of a first material and a second surface of a second material simultaneously, wherein the first material is different from the second material. A third material is formed on treated first surface of the first material and on treated second surface of the second material. The first, the second, and the third materials may include a hard mask, a semiconductor material, and an oxide, respectively.

摘要翻译： 一种方法包括同时对第一材料的第一表面和第二材料的第二表面进行等离子体处理，其中第一材料与第二材料不同。 在第一材料的经处理的第一表面和第二材料的经处理的第二表面上形成第三材料。 第一，第二和第三材料可以分别包括硬掩模，半导体材料和氧化物。

公开(公告)号：US08404561B2

公开(公告)日：2013-03-26

申请号：US12774219

申请日：2010-05-05

申请人： Tze-Liang Lee ,  Pei-Ren Jeng ,  Chu-Yun Fu ,  Chyi Shyuan Chern ,  Jui-Hei Huang ,  Chih-Tang Peng ,  Hao-Ming Lien

发明人： Tze-Liang Lee ,  Pei-Ren Jeng ,  Chu-Yun Fu ,  Chyi Shyuan Chern ,  Jui-Hei Huang ,  Chih-Tang Peng ,  Hao-Ming Lien

IPC分类号： H01L21/76

CPC分类号： H01L21/76224 ,  H01L21/76232

摘要： The invention relates to integrated circuit fabrication, and more particularly to an electronic device with an isolation structure made having almost no void. An exemplary method for fabricating an isolation structure, comprising: providing a substrate; forming a trench in the substrate; partially filling the trench with a first silicon oxide; exposing a surface of the first silicon oxide to a vapor mixture comprising NH3 and a fluorine-containing compound; heating the substrate to a temperature between 100° C. to 200° C.; and filling the trench with a second silicon oxide, whereby the isolation structure made has almost no void.

摘要翻译： 本发明涉及集成电路制造，更具体地说涉及具有几乎没有空隙的隔离结构的电子器件。 一种用于制造隔离结构的示例性方法，包括：提供衬底; 在衬底中形成沟槽; 用第一氧化硅部分地填充沟槽; 将第一氧化硅的表面暴露于包含NH 3和含氟化合物的蒸汽混合物中; 将基板加热至100℃至200℃的温度; 并用第二氧化硅填充沟槽，由此所制成的隔离结构几乎没有空隙。

公开(公告)号：US20080290420A1

公开(公告)日：2008-11-27

申请号：US11805894

申请日：2007-05-25

申请人： Ming-Hua Yu ,  Tai-Chun Huang ,  Chien-Hao Chen ,  Keh-Chiang Ku ,  Jr.-Hung Li ,  Ling-Yen Yeh ,  Tze-Liang Lee

发明人： Ming-Hua Yu ,  Tai-Chun Huang ,  Chien-Hao Chen ,  Keh-Chiang Ku ,  Jr.-Hung Li ,  Ling-Yen Yeh ,  Tze-Liang Lee

IPC分类号： H01L27/092 ,  H01L21/336 ,  H01L29/78

CPC分类号： H01L21/823807 ,  H01L21/823878 ,  H01L29/665 ,  H01L29/6659 ,  H01L29/7833 ,  H01L29/7846

摘要： A semiconductor structure includes a semiconductor substrate; an opening in the semiconductor substrate; a semiconductor layer in the opening and covering a bottom and sidewalls of the opening, wherein the semiconductor layer and the semiconductor substrate comprise different materials; and a dielectric material over the semiconductor layer and filling a remaining portion of the opening.

摘要翻译： 半导体结构包括半导体衬底; 半导体衬底中的开口; 所述开口中的半导体层覆盖所述开口的底部和侧壁，其中所述半导体层和所述半导体衬底包括不同的材料; 以及在所述半导体层上方的电介质材料，并填充所述开口的剩余部分。

公开(公告)号：US06858944B2

公开(公告)日：2005-02-22

申请号：US10284715

申请日：2002-10-31

申请人： Tai-Chun Huang ,  Tze-Liang Lee

发明人： Tai-Chun Huang ,  Tze-Liang Lee

IPC分类号： H01L23/485 ,  H01L23/48

CPC分类号： H01L24/05 ,  H01L24/45 ,  H01L24/48 ,  H01L2224/04042 ,  H01L2224/05093 ,  H01L2224/05096 ,  H01L2224/05556 ,  H01L2224/05599 ,  H01L2224/45144 ,  H01L2224/48463 ,  H01L2224/48599 ,  H01L2224/85399 ,  H01L2924/00014 ,  H01L2924/01023 ,  H01L2924/01079 ,  H01L2924/14

摘要： A bonding pad suitable for use in wire bonding an integrated circuit includes an approximately rectangular metal pattern. The bonding pad has at least one slot or hole in it, located at or adjacent to at least one corner of the approximately rectangular metal pattern. The slot or hole provides peeling stress relief.

摘要翻译： 适合用于集成电路的引线接合的接合焊盘包括近似矩形的金属图案。 接合垫在其中具有至少一个槽或孔，位于或邻近近似矩形金属图案的至少一个拐角处。 槽或孔提供剥离应力消除。