利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

78 条记录 (耗时 0.032 秒)

    Semiconductor capacitor structure and method for manufacturing the same
    4.
    发明授权
    Semiconductor capacitor structure and method for manufacturing the same 有权
    半导体电容器结构及其制造方法

    公开(公告)号：US07544985B2

    公开(公告)日：2009-06-09

    申请号：US11312952

    申请日：2005-12-19

    申请人： Woo-Gwan Shim ,  Chang-Ki Hong ,  Sang-Jun Choi ,  Jeong-Nam Han

    发明人： Woo-Gwan Shim ,  Chang-Ki Hong ,  Sang-Jun Choi ,  Jeong-Nam Han

    IPC分类号： H01L27/108

    CPC分类号： H01L27/10852 ,  H01L27/10817 ,  H01L28/91

    摘要： In one embodiment, a semiconductor device comprises a base and a tapered wall formed on the base. The wall has a midline and also has an inner sidewall and an outer sidewall. The inner sidewall and the outer sidewall are substantially symmetrical with each other in relation to the midline. Thus, the reliability of the semiconductor capacitor structure can be improved and the throughput can be increased. Also, further scaling down of semiconductor devices can be facilitated with the principles of the present invention.

    摘要翻译： 在一个实施例中，半导体器件包括形成在基底上的基部和锥形壁。 壁具有中线并且还具有内侧壁和外侧壁。 内侧壁和外侧壁相对于中线彼此基本对称。 因此，可以提高半导体电容器结构的可靠性，并且可以提高吞吐量。 此外，根据本发明的原理，可以促进半导体器件的进一步缩小。

    Semiconductor capacitor structure and method for manufacturing the same
    6.
    发明申请
    Semiconductor capacitor structure and method for manufacturing the same 有权
    半导体电容器结构及其制造方法

    公开(公告)号：US20050037562A1

    公开(公告)日：2005-02-17

    申请号：US10835142

    申请日：2004-04-28

    申请人： Woo-Gwan Shim ,  Chang-Ki Hong ,  Sang-Jun Choi ,  Jeong-Nam Han

    发明人： Woo-Gwan Shim ,  Chang-Ki Hong ,  Sang-Jun Choi ,  Jeong-Nam Han

    IPC分类号： H01L27/108 ,  H01L21/02 ,  H01L21/8242 ,  H01L21/8234 ,  H01L21/8244

    CPC分类号： H01L28/91 ,  H01L27/10852 ,  Y10S438/978

    摘要： In one embodiment, a semiconductor device comprises a base and a tapered wall formed on the base. The wall has a midline and also has an inner sidewall and an outer sidewall. The inner sidewall and the outer sidewall are substantially symmetrical with each other in relation to the midline. Thus, the reliability of the semiconductor capacitor structure can be improved and the throughput can be increased. Also, further scaling down of semiconductor devices can be facilitated with the principles of the present invention.

    摘要翻译： 在一个实施例中，半导体器件包括形成在基底上的基部和锥形壁。 壁具有中线并且还具有内侧壁和外侧壁。 内侧壁和外侧壁相对于中线彼此基本对称。 因此，可以提高半导体电容器结构的可靠性，并且可以提高吞吐量。 此外，根据本发明的原理，可以促进半导体器件的进一步缩小。

    Method of manufacturing shallow trench isolation structure using HF vapor etching process
    9.
    发明申请
    Method of manufacturing shallow trench isolation structure using HF vapor etching process 审中-公开
    使用HF蒸汽蚀刻工艺制造浅沟槽隔离结构的方法

    公开(公告)号：US20050074948A1

    公开(公告)日：2005-04-07

    申请号：US10949426

    申请日：2004-09-24

    申请人： Hyung-Ho Ko ,  Woo-Gwan Shim ,  Yu-Kyung Kim ,  Chang-Ki Hong ,  Sang-Jun Choi

    发明人： Hyung-Ho Ko ,  Woo-Gwan Shim ,  Yu-Kyung Kim ,  Chang-Ki Hong ,  Sang-Jun Choi

    IPC分类号： H01L21/762 ,  H01L21/76

    CPC分类号： H01L21/76224

    摘要： In a method of manufacturing a shallow trench isolation (STI) structure using a HF vapor etching process according to some embodiments of the invention, a trench is formed in a semiconductor substrate. A buffer layer and a first insulating layer, which fill the trench, are formed. A portion of the first insulating layer is removed by performing an etching process using HF vapor, thereby removing a void existing in the first insulating layer. A second insulating layer filling the trench is formed on the etched first insulating layer. Other embodiments of the invention are described and claimed.

    摘要翻译： 在根据本发明的一些实施例的使用HF蒸汽蚀刻工艺制造浅沟槽隔离（STI）结构的方法中，在半导体衬底中形成沟槽。 形成填充沟槽的缓冲层和第一绝缘层。 通过使用HF蒸气进行蚀刻处理来去除第一绝缘层的一部分，从而去除存在于第一绝缘层中的空隙。 在蚀刻的第一绝缘层上形成填充沟槽的第二绝缘层。 描述和要求保护本发明的其它实施例。

    Transistor having a metal nitride layer pattern, etchant and methods of forming the same
    10.
    发明授权
    Transistor having a metal nitride layer pattern, etchant and methods of forming the same 有权
    具有金属氮化物层图案的晶体管，蚀刻剂及其形成方法

    公开(公告)号：US08637942B2

    公开(公告)日：2014-01-28

    申请号：US12461992

    申请日：2009-08-31

    申请人： Sang-Yong Kim ,  Ji-Hoon Cha ,  Woo-Gwan Shim ,  Chang-Ki Hong ,  Sang-Jun Choi

    发明人： Sang-Yong Kim ,  Ji-Hoon Cha ,  Woo-Gwan Shim ,  Chang-Ki Hong ,  Sang-Jun Choi

    IPC分类号： H01L29/78

    CPC分类号： H01L21/32134 ,  C09K13/02 ,  H01L21/28088 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/6659 ,  H01L29/7833

    摘要： A transistor having a metal nitride layer pattern, etchant and methods of forming the same is provided. A gate insulating layer and/or a metal nitride layer may be formed on a semiconductor substrate. A mask layer may be formed on the metal nitride layer. Using the mask layer as an etching mask, an etching process may be performed on the metal nitride layer, forming the metal nitride layer pattern. An etchant, which may have an oxidizing agent, a chelate agent and/or a pH adjusting mixture, may perform the etching. The methods may reduce etching damage to a gate insulating layer under the metal nitride layer pattern during the formation of a transistor.

    摘要翻译： 提供具有金属氮化物层图案的晶体管，蚀刻剂及其形成方法。 可以在半导体衬底上形成栅极绝缘层和/或金属氮化物层。 掩模层可以形成在金属氮化物层上。 使用掩模层作为蚀刻掩模，可以对金属氮化物层进行蚀刻处理，形成金属氮化物层图案。 可以具有氧化剂，螯合剂和/或pH调节混合物的蚀刻剂可以进行蚀刻。 在形成晶体管期间，这些方法可以减少金属氮化物层图案下的栅极绝缘层的蚀刻损伤。