公开(公告)号：US08411007B2

公开(公告)日：2013-04-02

申请号：US12660315

申请日：2010-02-23

申请人： Yung-Chih Chen ,  Yu-Chung Yang ,  Kun-Yueh Lin ,  Chun-Hsin Liu

发明人： Yung-Chih Chen ,  Yu-Chung Yang ,  Kun-Yueh Lin ,  Chun-Hsin Liu

IPC分类号： G09G3/36

CPC分类号： G09G3/3648 ,  G09G2300/0443 ,  G09G2300/0447 ,  G09G2300/0814 ,  G09G2300/0852 ,  G09G2300/0876 ,  G09G2310/0251 ,  G09G2320/0242 ,  G09G2320/028

摘要： A pixel in a liquid crystal display panel comprises a first sub-pixel area having a first sub-pixel electrode and a second sub-pixel area having a second sub-pixel electrode. Each sub-pixel electrode is associated with a capacitor. When a gate-line signal and a data voltage is provided to the pixel, the voltage level on the first sub-pixel electrode is substantially equal to or slightly higher than the voltage level on the second sub-pixel electrode and the capacitor associated with each sub-pixel electrode is charged. When the gate-line signal has entirely passed on partially passed, a circuit element causes the capacitor associated with the second sub-pixel electrode to transfer its charge to another capacitor, resulting in a reduction of the voltage level on the second sub-pixel electrode.

摘要翻译： 液晶显示面板中的像素包括具有第一子像素电极的第一子像素区域和具有第二子像素电极的第二子像素区域。 每个子像素电极与电容器相关联。 当向像素提供栅极线信号和数据电压时，第一子像素电极上的电压电平基本上等于或略高于第二子像素电极和与每个子像素电极相关联的电容器的电压电平 子像素电极被充电。 当栅极线信号完全通过时，电路元件使与第二子像素电极相关联的电容器将其电荷转移到另一个电容器，导致第二子像素电极上的电压电平降低 。

公开(公告)号：US08515000B2

公开(公告)日：2013-08-20

申请号：US13044773

申请日：2011-03-10

申请人： Yu-Chung Yang ,  Yung-Chih Chen ,  Chih-Ying Lin ,  Kun-Yueh Lin

发明人： Yu-Chung Yang ,  Yung-Chih Chen ,  Chih-Ying Lin ,  Kun-Yueh Lin

IPC分类号： G11C19/00

CPC分类号： G11C19/28 ,  G09G3/3674 ,  G09G3/3685 ,  G09G2300/0417 ,  G09G2310/0286 ,  G09G2310/08 ,  G09G2330/021 ,  G11C19/287

摘要： A shift register circuit includes a plurality of shift registers. Each of the shift registers is configured for outputting a corresponding start-pulse signal and a corresponding driving-pulse signal. Each of the shift registers includes a pull-up circuit, a first driving circuit, a second driving circuit and a discharging circuit. The pull-up circuit is configured for charging a first node. The first driving circuit is configured for generating the corresponding start-pulse signal, and the second driving circuit is configured for generating the corresponding driving-pulse signal. The discharging circuit firstly discharges the first node before discharging an output terminal of the second driving circuit.

摘要翻译： 移位寄存器电路包括多个移位寄存器。 每个移位寄存器被配置为输出相应的起始脉冲信号和相应的驱动脉冲信号。 每个移位寄存器包括上拉电路，第一驱动电路，第二驱动电路和放电电路。 上拉电路被配置为对第一节点进行充电。 第一驱动电路被配置为产生相应的起始脉冲信号，并且第二驱动电路被配置为产生相应的驱动脉冲信号。 在放电第二驱动电路的输出端子之前，放电电路首先对第一节点进行放电。

公开(公告)号：US20120086627A1

公开(公告)日：2012-04-12

申请号：US13270233

申请日：2011-10-11

申请人： Yung-Chih Chen ,  Kuo-Hua Hsu ,  Kun-Yueh Lin ,  Yu-Chung Yang ,  Yu-Hsi Ho

发明人： Yung-Chih Chen ,  Kuo-Hua Hsu ,  Kun-Yueh Lin ,  Yu-Chung Yang ,  Yu-Hsi Ho

IPC分类号： G09G3/36

CPC分类号： G09G3/3677 ,  G09G2300/0413 ,  G09G2310/0283 ,  G09G2310/0286

摘要： A display device having bi-directional shift registers is disclosed. The display device includes a display panel which has N gate lines, a first set of dummy registers, a second set of dummy registers, a plurality of valid shift registers coupled between the two sets of dummy registers, and a first start pulse signal generator coupled to the first valid register for generating the first start pulse signal to the first valid register to enable the first gate line. The first valid register is coupled to the first set of dummy registers. The Nth valid register is coupled to the second set of dummy registers.

摘要翻译： 公开了一种具有双向移位寄存器的显示装置。 显示装置包括具有N个栅极线的显示面板，第一组虚拟寄存器组，第二组虚拟寄存器，耦合在两组虚拟寄存器之间的多个有效移位寄存器，以及第一起始脉冲信号发生器 到第一有效寄存器，用于将第一起始脉冲信号产生到第一有效寄存器以使能第一栅极线。 第一个有效寄存器耦合到第一组虚拟寄存器。 第N个有效寄存器耦合到第二组虚拟寄存器。

公开(公告)号：US08723772B2

公开(公告)日：2014-05-13

申请号：US13204941

申请日：2011-08-08

申请人： Yu-Chung Yang ,  Kuo-Chang Su ,  Yung-Chih Chen ,  Kuo-Hua Hsu ,  Chih-Ying Lin ,  Kun-Yueh Lin

发明人： Yu-Chung Yang ,  Kuo-Chang Su ,  Yung-Chih Chen ,  Kuo-Hua Hsu ,  Chih-Ying Lin ,  Kun-Yueh Lin

IPC分类号： G09G3/36

CPC分类号： G09G3/3677 ,  G09G3/3614 ,  G09G2300/0426 ,  G09G2310/0205

摘要： A LCD panel with an improved pixel array configuration is provided. The LCD panel uses a column inversion driving method to drive the data lines so as to achieve a stable common voltage. Moreover, by cross-connecting the layout traces of the wiring zone in a specified manner, the gate pulses outputted from every two gate lines neighboring the sub-pixel are not overlapped with each other, so that the frame can be normally displayed.

摘要翻译： 提供了具有改进的像素阵列配置的LCD面板。 LCD面板使用列反转驱动方法驱动数据线，以达到稳定的公共电压。 此外，通过以指定的方式交叉连接布线区的布局迹线，从与子像素相邻的每两个栅极线输出的栅极脉冲彼此不重叠，从而可以正常显示该帧。

公开(公告)号：US08139708B2

公开(公告)日：2012-03-20

申请号：US13175475

申请日：2011-07-01

申请人： Yu-Chung Yang ,  Kuo-Chang Su ,  Yung-Chih Chen ,  Chun-Hsin Liu

发明人： Yu-Chung Yang ,  Kuo-Chang Su ,  Yung-Chih Chen ,  Chun-Hsin Liu

IPC分类号： G11C19/00

CPC分类号： G11C19/28 ,  G09G2310/0286 ,  G11C19/184

摘要： An exemplary shift register includes a control circuit and an output circuit. The control circuit is electrically coupled to receive a start pulse signal, a first clock pulse signal and a power supply voltage and for generating an enable signal according to the start pulse signal and the first clock pulse signal. A logic low level of the first clock pulse signal is lower than a level of the power supply voltage. The output circuit is subjected to the control of the enable signal and for generating a gate driving signal according to a second clock pulse signal. The second clock pulse signal and the first clock pulse signal are phase-inverted with respect to each other, and a logic low level of the second clock pulse signal is higher than the level of the power supply voltage.

摘要翻译： 示例性移位寄存器包括控制电路和输出电路。 控制电路电耦合以接收起始脉冲信号，第一时钟脉冲信号和电源电压，并且用于根据起始脉冲信号和第一时钟脉冲信号产生使能信号。 第一时钟脉冲信号的逻辑低电平低于电源电压的电平。 对输出电路进行使能信号的控制，并根据第二时钟脉冲信号产生栅极驱动信号。 第二时钟脉冲信号和第一时钟脉冲信号相对于彼此相位反转，并且第二时钟脉冲信号的逻辑低电平高于电源电压的电平。

公开(公告)号：US20110216877A1

公开(公告)日：2011-09-08

申请号：US13110948

申请日：2011-05-19

申请人： Kuo-Hua Hsu ,  Chun-Hsin Liu ,  Yung-Chih Chen ,  Chih-Ying Lin ,  Kuo-Chang Su ,  Yu-Chung Yang

发明人： Kuo-Hua Hsu ,  Chun-Hsin Liu ,  Yung-Chih Chen ,  Chih-Ying Lin ,  Kuo-Chang Su ,  Yu-Chung Yang

IPC分类号： G11C19/00

CPC分类号： G11C19/28 ,  G09G2310/0286

摘要： A shift register circuit with waveform-shaping function includes plural shift register stages. Each shift register stage includes a first input unit, a pull-up unit, a pull-down circuit, a second input unit, a control unit and a waveform-shaping unit. The first input unit is utilized for outputting a first driving control voltage in response to a first gate signal. The pull-up unit pulls up a second gate signal in response to the first driving control voltage. The pull-down circuit is employed to pull down the first driving control voltage and the second gate signal. The second input unit is utilized for outputting a second driving control voltage in response to the first gate signal. The control unit provides a control signal in response to the second driving control voltage and an auxiliary signal. The waveform-shaping unit performs a waveform-shaping operation on the second gate signal in response to the control signal.

摘要翻译： 具有波形整形功能的移位寄存器电路包括多个移位寄存器级。 每个移位寄存器级包括第一输入单元，上拉单元，下拉电路，第二输入单元，控制单元和波形整形单元。 第一输入单元用于响应于第一门信号输出第一驱动控制电压。 上拉单元响应于第一驱动控制电压拉起第二门信号。 下拉电路用于下拉第一驱动控制电压和第二栅极信号。 第二输入单元用于响应于第一门信号输出第二驱动控制电压。 控制单元响应于第二驱动控制电压和辅助信号提供控制信号。 波形整形单元响应于控制信号对第二门信号执行波形整形操作。

公开(公告)号：US08027426B1

公开(公告)日：2011-09-27

申请号：US12837244

申请日：2010-07-15

申请人： Yu-Chung Yang ,  Kuo-Chang Su ,  Yung-Chih Chen ,  Chun-Hsin Liu

发明人： Yu-Chung Yang ,  Kuo-Chang Su ,  Yung-Chih Chen ,  Chun-Hsin Liu

IPC分类号： G11C19/00

CPC分类号： G11C19/28 ,  G09G2310/0286 ,  G11C19/184

摘要： An exemplary shift register includes a plurality of transistors. The transistors are subjected to the control of a start pulse signal, a first clock signal and a second clock signal to generate a gate driving signal. The first clock signal and the second clock signal are phase-inverted with respect to each other. A logic low level of the first clock signal and another logic low level of the second clock signal are different from each other. Moreover, the transistors are negative threshold voltage transistors. A potential at the gate of the each of the transistors is lower than another potential at the source/drain of the transistor at the situation of the transistor being switched-off state.

摘要翻译： 示例性移位寄存器包括多个晶体管。 对晶体管进行起始脉冲信号，第一时钟信号和第二时钟信号的控制，以产生栅极驱动信号。 第一时钟信号和第二时钟信号相对于彼此相位反相。 第一时钟信号的逻辑低电平和第二时钟信号的另一个逻辑低电平彼此不同。 而且，晶体管是负阈值电压晶体管。 在晶体管处于截止状态的情况下，每个晶体管的栅极处的电位低于晶体管的源极/漏极处的另一个电位。

公开(公告)号：US08331524B2

公开(公告)日：2012-12-11

申请号：US13110948

申请日：2011-05-19

申请人： Kuo-Hua Hsu ,  Chun-Hsin Liu ,  Yung-Chih Chen ,  Chih-Ying Lin ,  Kuo-Chang Su ,  Yu-Chung Yang

发明人： Kuo-Hua Hsu ,  Chun-Hsin Liu ,  Yung-Chih Chen ,  Chih-Ying Lin ,  Kuo-Chang Su ,  Yu-Chung Yang

IPC分类号： G11C19/00

CPC分类号： G11C19/28 ,  G09G2310/0286

摘要： A shift register circuit with waveform-shaping function includes plural shift register stages. Each shift register stage includes a first input unit, a pull-up unit, a pull-down circuit, a second input unit, a control unit and a waveform-shaping unit. The first input unit is utilized for outputting a first driving control voltage in response to a first gate signal. The pull-up unit pulls up a second gate signal in response to the first driving control voltage. The pull-down circuit is employed to pull down the first driving control voltage and the second gate signal. The second input unit is utilized for outputting a second driving control voltage in response to the first gate signal. The control unit provides a control signal in response to the second driving control voltage and an auxiliary signal. The waveform-shaping unit performs a waveform-shaping operation on the second gate signal in response to the control signal.

摘要翻译： 具有波形整形功能的移位寄存器电路包括多个移位寄存器级。 每个移位寄存器级包括第一输入单元，上拉单元，下拉电路，第二输入单元，控制单元和波形整形单元。 第一输入单元用于响应于第一门信号输出第一驱动控制电压。 上拉单元响应于第一驱动控制电压拉起第二门信号。 下拉电路用于下拉第一驱动控制电压和第二栅极信号。 第二输入单元用于响应于第一门信号输出第二驱动控制电压。 控制单元响应于第二驱动控制电压和辅助信号提供控制信号。 波形整形单元响应于控制信号对第二门信号执行波形整形操作。

公开(公告)号：US20120140873A1

公开(公告)日：2012-06-07

申请号：US13372796

申请日：2012-02-14

申请人： Yu-Chung Yang ,  Kuo-Chang Su ,  Yung-Chih Chen ,  Chun-Hsin Liu

发明人： Yu-Chung Yang ,  Kuo-Chang Su ,  Yung-Chih Chen ,  Chun-Hsin Liu

IPC分类号： G11C19/00

CPC分类号： G11C19/28 ,  G09G2310/0286 ,  G11C19/184

摘要： An exemplary shift register includes a control circuit and an output transistor. The control circuit has a start pulse signal input terminal, a first clock pulse signal input terminal and a power supply voltage input terminal and includes a first control transistor and a second control transistor. The output transistor is electrically coupled to the first control transistor and includes a gate driving signal output terminal and a second clock pulse signal input terminal. Moreover, the first control transistor, the second control transistor and the output transistor all are negative threshold voltage transistors.

摘要翻译： 示例性移位寄存器包括控制电路和输出晶体管。 控制电路具有起始脉冲信号输入端，第一时钟脉冲信号输入端和电源电压输入端，并具有第一控制晶体管和第二控制晶体管。 输出晶体管电耦合到第一控制晶体管，并且包括栅极驱动信号输出端和第二时钟脉冲信号输入端。 此外，第一控制晶体管，第二控制晶体管和输出晶体管都是负阈值电压晶体管。

公开(公告)号：US08233584B2

公开(公告)日：2012-07-31

申请号：US13372796

申请日：2012-02-14

申请人： Yu-Chung Yang ,  Kuo-Chang Su ,  Yung-Chih Chen ,  Chun-Hsin Liu

发明人： Yu-Chung Yang ,  Kuo-Chang Su ,  Yung-Chih Chen ,  Chun-Hsin Liu

IPC分类号： G11C19/00

CPC分类号： G11C19/28 ,  G09G2310/0286 ,  G11C19/184

摘要： An exemplary shift register includes a control circuit and an output transistor. The control circuit has a start pulse signal input terminal, a first clock pulse signal input terminal and a power supply voltage input terminal and includes a first control transistor and a second control transistor. The output transistor is electrically coupled to the first control transistor and includes a gate driving signal output terminal and a second clock pulse signal input terminal. Moreover, the first control transistor, the second control transistor and the output transistor all are negative threshold voltage transistors.

摘要翻译： 示例性移位寄存器包括控制电路和输出晶体管。 控制电路具有起始脉冲信号输入端，第一时钟脉冲信号输入端和电源电压输入端，并具有第一控制晶体管和第二控制晶体管。 输出晶体管电耦合到第一控制晶体管，并且包括栅极驱动信号输出端和第二时钟脉冲信号输入端。 此外，第一控制晶体管，第二控制晶体管和输出晶体管都是负阈值电压晶体管。