公开(公告)号：WO2014020724A1

公开(公告)日：2014-02-06

申请号：PCT/JP2012/069593

申请日：2012-08-01

Applicant: ルネサスエレクトロニクス株式会社 ,  河崎 陽一

Inventor： 河崎　陽一

IPC: H03K19/0185

CPC classification number: H03K19/018521 ,  G11C16/08 ,  G11C16/12 ,  G11C16/14 ,  G11C16/30 ,  H03K3/356104 ,  H03K3/35613

Abstract: 　レベルシフト回路は、第１（Ｑ５、Ｑ７）および第２（Ｑ６、Ｑ８）のインバータ回路を含むラッチ回路（Ｑ５、Ｑ６、Ｑ７、Ｑ８）と、入力信号により動作する第１の入力用ＭＯＳトランジスタ（Ｑ１）と、入力信号の反転信号により動作する第２の入力用ＭＯＳトランジスタ（Ｑ２）と、電流電圧制御用ＭＯＳトランジスタ（Ｑ９）とを含む。ラッチ回路（Ｑ５、Ｑ６、Ｑ７、Ｑ８）は、入力電圧のレベルを変換した電圧を出力する。第１および第２の入力用ＭＯＳトランジスタ（Ｑ１、Ｑ２）は、入力信号をゲート端子により受け付けて、入力信号に応じてラッチ回路（Ｑ５、Ｑ６、Ｑ７、Ｑ８）を駆動する。電流電圧制御用ＭＯＳトランジスタ（Ｑ９）は、入力用ＭＯＳトランジスタ（Ｑ１、Ｑ２）とラッチ回路（Ｑ５、Ｑ６、Ｑ７、Ｑ８）との間に設けられ、制御電圧の入力をゲート端子で受けることにより、ラッチ回路の反転動作に応じて駆動される。

Abstract translation: 提供一种电平移位电路，包括：包括第一反相器电路（Q5，Q7）和第二反相器电路（Q6，Q8）的锁存电路（Q5，Q6，Q7，Q8）; 第一输入MOS晶体管（Q1），其响应于输入信号而工作; 第二输入MOS晶体管（Q2），其响应于所述输入信号的反相信号而工作; 和电流电压控制MOS晶体管（Q9）。 锁存电路（Q5，Q6，Q7，Q8）输出通过转换输入电压电平而获得的电平的电压。 第一和第二输入MOS晶体管（Q1，Q2）在其栅极端接收输入信号，并根据输入信号驱动锁存电路（Q5，Q6，Q7，Q8）。 当前的电压控制MOS晶体管（Q9）设置在输入MOS晶体管（Q1，Q2）和锁存电路（Q5，Q6，Q7，Q8）之间，并在其栅极端接收提供的控制电压，以便 根据锁存电路的反相动作进行驱动。

公开(公告)号：WO2013125566A1

公开(公告)日：2013-08-29

申请号：PCT/JP2013/054142

申请日：2013-02-20

Applicant: 株式会社エヌ・ティ・ティ・ドコモ ,  ルネサスエレクトロニクス株式会社

Inventor： 山口　久美子 ,  丹野　哲宏 ,  吉川　郷生 ,  秋山　友宏 ,  笹川　哲広 ,  源馬　和明 ,  秋田　賢志 ,  山本　師久

IPC: G06F1/26 ,  H04M1/00 ,  H04M1/73

CPC classification number: G06F1/266 ,  G06F1/263 ,  G06F1/3212 ,  G06F1/3287 ,  G06K7/10237 ,  H04M1/7253 ,  H04M2250/04 ,  H04W52/0229 ,  H04W52/0232 ,  H04W52/0274 ,  H04W52/0277 ,  Y02D10/171 ,  Y02D10/174 ,  Y02D70/1222 ,  Y02D70/1242

Abstract: 　ホストが電源ＯＦＦであっても、搬送波検出時に端末搭載用ＩＣカードに効率的に電力供給できる携帯端末を提供する。電源制御部は、ホスト部、端末搭載用ＩＣカード、ＣＬＦ部にバッテリが生成した電力を供給し、第１スイッチは電源制御部からホスト部への電力供給路から分岐して端末搭載用ＩＣカードに入力される電力供給路を開閉可能に接続され、第２スイッチは電源制御部からＣＬＦ部への電力供給路から分岐して端末搭載用ＩＣカードに入力される電力供給路を開閉可能に接続され、スイッチ制御手段は、ＣＬＦ部が非接触ＲＦ信号を検出した場合であって、ホスト部がＯＦＦまたは携帯端末がローバッテリモードの場合であって、当該非接触ＲＦ信号が端末搭載用ＩＣカードの通信方式に適合する場合に第１スイッチを開状態、第２スイッチを閉状態に制御し、ホスト部がＯＮの場合に第１スイッチを閉状態、第２スイッチを開状態に制御する。

Abstract translation: 提供一种移动终端，即使在向主机的电源断开的情况下，也可以在载波检测时向终端安装的IC卡提供电力。 电源控制单元将由电池产生的电力供给到主机单元，终端安装的IC卡和CLF单元。 连接第一开关以能够打开和关闭从从电源控制单元延伸到主机单元的电源路径分支并且通向终端安装的IC卡的电源路径。 连接第二开关以能够打开和关闭从从电源控制单元延伸到CLF单元的电源路径分支并且通向终端安装的IC卡的电源路径。 如果CLF单元检测到非接触RF信号，则开关控制装置控制第一开关和第二开关关闭，并且如果主机单元关闭或移动终端处于低电平 电池模式，并且非接触RF信号符合终端安装的IC卡的通信系统。 开关控制装置还控制第一和第二开关，使得第一开关闭合，并且如果主机单元接通，则第二开关打开。

公开(公告)号：WO2013121516A1

公开(公告)日：2013-08-22

申请号：PCT/JP2012/053347

申请日：2012-02-14

Applicant: ルネサスエレクトロニクス株式会社 ,  石崎 雅勝

Inventor： 石崎　雅勝

IPC: G06F9/38 ,  G06F12/08

CPC classification number: G06F9/3804 ,  G06F9/30058 ,  G06F12/0862 ,  G06F12/0875 ,  G06F12/0884 ,  G06F12/0888 ,  G06F2212/1028 ,  G06F2212/452 ,  Y02D10/13

Abstract: 　一実施の形態によれば、データ処理装置は、メモリと、命令キャッシュ、演算処理部（ＣＰＵ）と、フェッチ処理制御部とを備えている。メモリは、複数の命令により記述してあるプログラムを記憶する。命令キャッシュは、プログラムに含まれる分岐命令を実行するときにのみ動作し、メモリのバス幅により大きい容量のデータをメモリから読出して予め格納しておく。演算処理部は、メモリおよび命令キャッシュの両方にアクセスし、メモリまたは命令キャッシュから読出した命令をパイプラインで実行する。フェッチ処理制御部は、演算処理部で実行する分岐命令に応じて、メモリから命令を読出すフェッチ処理を停止するための停止信号を生成し、メモリに出力する。

Abstract translation: 数据处理装置包括存储器，指令高速缓存，中央处理单元（CPU）和取出处理控制部分。 存储器存储由多个指令构成的程序。 指令高速缓存仅当执行程序中包含的分支指令被执行时才被激活，从存储器读取并且预存储容量大于存储器总线宽度的数据的数据。 CPU访问存储器和指令高速缓存，以便以管道方式执行从存储器或指令高速缓存读取的指令。 响应于CPU执行的分支指令，取出处理控制部分产生用于停止提取处理的停止信号，即从存储器读取，并将该停止信号输出到存储器。

公开(公告)号：WO2013027722A1

公开(公告)日：2013-02-28

申请号：PCT/JP2012/071058

申请日：2012-08-21

Applicant: ルネサスエレクトロニクス株式会社 ,  大田 一樹

Inventor： 大田　一樹

IPC: H01L21/338 ,  H01L29/06 ,  H01L29/41 ,  H01L29/778 ,  H01L29/812

CPC classification number: H03F3/16 ,  H01L29/2003 ,  H01L29/402 ,  H01L29/7786

Abstract: 　ゲート電極近傍の半導体層表面にキャリアが注入されることにより生じる電界効果トランジスタのチャネル狭窄を抑制することのできる半導体装置を提供する。半導体層に接続されたソース電極及びドレイン電極と、ソース電極とドレイン電極との間の半導体層の表面に設けられたゲート電極と、ゲート電極近傍の半導体層の表面に絶縁層を介して設けられたフィールドプレート電極と、を有し、ゲート電極に入力される高周波信号を増幅してドレイン電極から出力する電界効果トランジスタと、ドレイン電極と基準電位ＧＮＤとの電位差を分圧し、フィールドプレート電極の各部位が互いに当電位となるようにバイアス電圧を印加する分圧回路と、を備え、フィードプレート電極に印加するバイアス電圧により、チャネル狭窄を抑制する。

Abstract translation: 提供了可以抑制场效应晶体管的沟道变窄的半导体器件，由于载流子注入到栅电极附近的半导体层表面而产生所述沟道变窄。 该半导体装置设置有：场效应晶体管，其设置有与半导体层连接的源电极和漏电极，栅电极设置在源电极和源电极之间的半导体层的表面上 所述漏电极和位于所述栅电极附近的所述半导体层的表面上具有绝缘层的场板电极，其中所述场效应晶体管放大输入到所述栅电极的高频信号，以及 从漏电极输出放大的信号; 以及分压电路，其分压漏电极和基准电位（GND）之间的电位差，并施加偏置电压，使得场板电极的部分具有相等的电位。 通过施加到场板电极的偏压来抑制通道变窄。

公开(公告)号：WO2012176330A1

公开(公告)日：2012-12-27

申请号：PCT/JP2011/064542

申请日：2011-06-24

Applicant: ルネサスエレクトロニクス株式会社 ,  松井 重純 ,  諏訪 元大 ,  米田 哲 ,  渡辺 俊

Inventor： 松井　重純 ,  諏訪　元大 ,  米田　哲 ,  渡辺　俊

IPC: G06F13/16 ,  G11C11/401 ,  H01L21/82 ,  H01L21/822 ,  H01L27/04

CPC classification number: G06F13/1684

Abstract: 　半導体装置（１）は、３つのグループに分割された複数の信号（Ｓ１～Ｓ３）を出力するメモリコントローラ（１４）と、それぞれ３つのグループに対応して設けられた３個の切換回路（１７～１９）と、３つのグループに分割された複数のバッファ回路（Ｂ１～Ｂ３）と、それぞれ複数のバッファ回路（Ｂ１～Ｂ３）に対応して設けられた複数の外部端子（ＴＡ）とを備える。各切換回路は、対応のグループの複数の信号を、セレクタ制御信号（ＳＥ）に応じた順序で対応のグループの複数のバッファ回路に並列に与える。

Abstract translation: 该半导体装置（1）设置有输出分成三组的多个信号（S1〜S3）的存储器控​​制器（14），三个开关电路（17〜19），其分别设置为对应于 分别分成三组，分成三组的多个缓冲电路（B1〜B3）和多个外部端子（TA），各个外部端子（TA）分别与各个缓冲电路（B1〜B3）相对应 ）。 每个切换电路以对应于选择器控制信号（SE）的顺序并行地将相应组的多个信号并入相应组的多个缓冲电路。

公开(公告)号：WO2012147285A1

公开(公告)日：2012-11-01

申请号：PCT/JP2012/002415

申请日：2012-04-06

Applicant: ルネサスエレクトロニクス株式会社 ,  山田 健太

Inventor： 山田　健太

IPC: H01L21/82 ,  G06F17/50 ,  H01L21/3205 ,  H01L21/822 ,  H01L23/52 ,  H01L27/04

CPC classification number: G06F17/5077

Abstract: 　複数のゲート間を結ぶ信号配線を、複数のセグメントに分割し、前記複数のセグメントのそれぞれに対して、ｎ層（ｎは２以上の整数）の配線層のいずれか１つを少なくとも１回ずつ割り当てる半導体集積回路の配線方法であって、前記ｎ層の配線層の割り当てに際し、前記複数のセグメントと前記ｎ層の配線層との組み合わせから、前記ｎ層の配線層が前記信号配線においてどの程度均等に割り当てられるかを示す指数を計算し、前記指数の計算結果に応じて、前記複数のセグメントに対して前記ｎ層の配線層が均等になるように割り当てる半導体集積回路の配線方法である。これにより、半導体集積回路の配線遅延ばらつきを低減できる。

Abstract translation: 这种半导体集成电路的布线方法将将多个栅极连接成多个段的信号布线分配，并且至少分配n个层（n为2以上的整数）的任一个布线层 一次 当在半导体集成电路的布线方法中分配n个布线层时，从多个段和n个布线层的组合来计算表示n个布线层用于信号布线的均匀度的指标 。 根据该指标的计算结果，将n个布线层分配给多个片段，使其均匀。 因此，可以降低半导体集成电路中的布线延伸的变化。

公开(公告)号：WO2012144375A1

公开(公告)日：2012-10-26

申请号：PCT/JP2012/059758

申请日：2012-04-10

Applicant: ルネサスエレクトロニクス株式会社 ,  木村 翔 ,  磯 佳実 ,  岡村 雅一 ,  西本 匡志

Inventor： 木村　翔 ,  磯　佳実 ,  岡村　雅一 ,  西本　匡志

IPC: H03M1/18

CPC classification number: H03M1/183 ,  H03M1/124 ,  H03M1/182 ,  H03M1/20

Abstract: 　分解能を高くすることができ、変換レンジの切り替えに対する追従性が良好で、変換誤差が小さなデータ処理システムを提供する。　ＡＤ変換回路の分解能に対してｎ（ｎは正の整数）ビット拡張したＡＤ変換結果を得るデータ処理システムは、ＡＤ変換回路の入力レンジをｍ（２ ｎ ≦ｍ）分割し、被測定アナログ信号に対してＡＤ変換回路によるＡＤ変換結果が何れの分割レンジに属するかを判別し、判別した分割レンジの範囲をＡＤ変換回路の入力レンジの電圧範囲とするアンプオフセットをプログラマブルゲインアンプに与えて増幅し、増幅された信号をＡＤ変換回路で変換し、その変換結果に対する下位側のビット拡張とプログラマブルゲインアンプの実測ゲインによる除算とを行なった結果に、対応するデジタルオフセットを加算して、ビット精度をｎビット拡張したＡＤ変換結果を取得する。

Abstract translation: 本发明提供一种数据处理系统，其可以提高分辨率，相对于转换范围的切换具有良好的跟踪，并且具有小的转换误差。 该数据处理系统相对于A / D转换器电路的分辨率在n比特扩展（n为正整数）之后获得A / D转换结果，将A / D转换器电路的输入范围除以 m（2n = m）确定A / D转换器电路的A / D转换结果相对于测量的模拟信号属于哪个分频范围，将确定的分频范围的范围的放大器偏移放大为电压 通过将放大器偏移应用于可编程增益放大器，对A / D转换器电路的输入范围的范围，用A / D转换器电路转换放大的信号，并将相应的数字偏移添加到执行下位的结果中 通过用于转换结果的可编程增益放大器的测量增益除法，从而获得具有n位扩展位精度的A / D转换结果。

公开(公告)号：WO2012141121A1

公开(公告)日：2012-10-18

申请号：PCT/JP2012/059641

申请日：2012-04-09

Applicant: ルネサスエレクトロニクス株式会社 ,  橋本 貴之 ,  増永 昌弘

Inventor： 橋本　貴之 ,  増永　昌弘

IPC: H01L27/04 ,  H01L21/76 ,  H01L21/8234 ,  H01L27/088 ,  H01L29/739 ,  H01L29/78 ,  H02M3/155

CPC classification number: H01L29/7809 ,  H01L21/823885 ,  H01L21/823892 ,  H01L24/48 ,  H01L24/49 ,  H01L27/0922 ,  H01L29/0619 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/41766 ,  H01L29/42368 ,  H01L29/4238 ,  H01L29/66727 ,  H01L29/66734 ,  H01L29/7397 ,  H01L29/7803 ,  H01L29/7811 ,  H01L29/7813 ,  H01L2224/04042 ,  H01L2224/0603 ,  H01L2224/48137 ,  H01L2224/48247 ,  H01L2224/48257 ,  H01L2224/49111 ,  H01L2224/49171 ,  H01L2224/49177 ,  H01L2924/00014 ,  H01L2924/10253 ,  H01L2924/12032 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/13091 ,  H01L2924/30107 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 　電源または電力変換機器等に使用されるパワーＭＯＳＦＥＴ等の絶縁ゲートを有するパワー系能動素子は、スイッチングの際に跳ね上がり電圧が発生する。この跳ね上がり電圧は、ディジタル信号処理回路等の被電源供給回路へのノイズとなり、論理回路等の誤動作の原因になる等の問題がある。　本願発明は、パワーＭＯＳＦＥＴ等の絶縁ゲートを有するパワー系能動素子を有する半導体装置に於いて、アクティブセル領域に他の領域よりも閾値電圧が低く、且つ、占有面積が比較的狭い副アクティブセル領域を設けるものである。

Abstract translation: 诸如功率MOSFET的功率有源元件，其中每个功率MOSFET具有绝缘栅极并且用于电源，功率转换装置等，当执行切换时产生过冲电压。 存在如下问题：如数字信号处理电路，过电压变为对供电电路的噪声，并且过冲电压引起逻辑电路等的故障。 在具有功率有源元件的半导体器件中，例如具有绝缘栅极的功率MOSFET，具有阈值电压低于其它区域的阈值电压并且占据相对较窄区域的子有源单元区域 在活细胞区域。

公开(公告)号：WO2012137455A1

公开(公告)日：2012-10-11

申请号：PCT/JP2012/002245

申请日：2012-03-30

Applicant: ルネサスエレクトロニクス株式会社 ,  澁川 誠

Inventor： 澁川　誠

IPC: H03M7/30 ,  G10L19/00

CPC classification number: G10L19/008 ,  H03M7/3053

Abstract: 　ＤＳＰ１０は、符号化ストリームをデコードしたパルス符号変調データを含む単位データの空き領域に、パルス符号変調データの制御情報を挿入した重畳形式データを生成して出力する。ＤＡＣ（デジタル／アナログ変換器）２０は、パルス符号変調データの制御情報を挿入した重畳形式データを受信する。ＤＡＣ２０は、重畳形式データをパルス符号変調データと、制御情報と、に分離し、パルス符号変調データに対し、制御情報に基づいた制御処理を実行する。

Abstract translation: DSP（10）产生并输出具有插入到从编码流解码的脉冲编码调制数据的单位数据的自由空间中的脉冲编码调制数据的控制信息的叠加数据。 数模转换器（DAC）（20）接收具有插入其中的脉冲编码调制数据的控制信息的叠加数据。 DAC（20）将叠加数据划分成脉码调制数据和控制信息，并根据控制信息进行脉码调制数据的控制处理。

公开(公告)号：WO2012132221A1

公开(公告)日：2012-10-04

申请号：PCT/JP2012/001287

申请日：2012-02-24

Applicant: ルネサスエレクトロニクス株式会社 ,  藤原 泰幸

Inventor： 藤原　泰幸

IPC: H02M3/155

CPC classification number: H03K7/08 ,  H02M1/08 ,  H02M3/156 ,  H02M2001/0003 ,  H05B33/0806

Abstract: 　本発明のＰＷＭ信号生成回路は、初期デューティ値と、目標デューティ値と、初期デューティ値が目標デューティ値に至るまでの傾きを指定する傾き設定値を指定する傾き設定信号と、クロック信号と、に基づきＰＷＭ信号の１周期毎のデューティ比を指定するデューティ制御信号を生成するデューティ設定部(１０)と、ＰＷＭ信号の１周期の長さを示す周期設定値を出力する周期設定部（２０）と、周期設定値に応じた周期とデューティ制御信号の値に応じたデューティ比のＰＷＭ信号をクロック信号に基づき生成する出力制御部（３０）と、を有し、デューティ設定部（１０）は、クロック信号のクロック数が周期設定値に達した回数が傾き設定値に達する毎に初期デューティ値を目標デューティ値まで増加させる。

Abstract translation: PWM信号发生电路包括：占空比设定单元，其基于初始占空比值，目标占空比值，时钟信号，产生占空比控制信号，该占空比控制信号指定PWM信号的每周期的占空比 以及斜率设定信号，其指定表示初始占空比值达到目标占空比值的斜率的斜率设定值; 周期设定单元，输出表示PWM信号的一个周期的长度的周期设定值; 以及输出控制单元（30），其基于所述时钟信号生成所述PWM信号，所述PWM信号的周期是根据所述周期设定值，并且所述PWM信号的占空比与所述占空比控制 信号。 每当时钟信号的时钟数达到周期设定值的时刻的次数达到斜率设定值时，占空比设定单元（10）将初始占空比值增加到目标占空比值。