公开(公告)号：WO2017040967A4

公开(公告)日：2017-05-04

申请号：PCT/US2016050157

申请日：2016-09-02

申请人： OCTAVO SYSTEMS LLC

发明人： MURTUZA MASOOD ,  FRANTZ GENE ALAN ,  DANTU NEERAJ KUMAR REDDY

IPC分类号： H01L21/50 ,  H01L25/03

CPC分类号： H01L21/50 ,  H01L25/03 ,  H01L25/105 ,  H01L25/117 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48465 ,  H01L2224/49171 ,  H01L2225/1017 ,  H01L2924/15311 ,  H01L2924/16195 ,  H01L2924/19105 ,  H01L2924/00014 ,  H01L2924/00

摘要： Methods, systems, and devices for enabling the use of SIP subsystems to make a configurable system with desired characteristics and features are provided. A configurable system's unique interconnecting scheme creates appropriate connections between the SIP components and/or subsystems.

摘要翻译： 提供了使用SIP子系统来制作具有所需特性和特征的可配置系统的方法，系统和设备。 可配置系统的独特互连方案在SIP组件和/或子系统之间创建适当的连接。

公开(公告)号：WO2016184854A1

公开(公告)日：2016-11-24

申请号：PCT/EP2016/061020

申请日：2016-05-17

申请人： OSRAM OPTO SEMICONDUCTORS GMBH

发明人： GOLDBACH, Matthias ,  GROETSCH, Stefan ,  HOLZ, Juergen ,  ILLEK, Stefan

IPC分类号： H01L25/075 ,  H01L25/16

CPC分类号： H01L25/167 ,  H01L24/48 ,  H01L24/49 ,  H01L25/0753 ,  H01L33/62 ,  H01L2224/48137 ,  H01L2224/49171 ,  H01L2924/12041 ,  H01L2924/1426

摘要： Die Erfindung betrifft eine Lichtquelle mit mehreren Halbleiterkomponenten, wobei eine Halbleiterkomponente mehrere Licht emittierende Dioden aufweist, wobei die Dioden in einem vorgegebenen Raster in wenigstens einer Spalte auf der Halbleiterkomponente angeordnet sind, wobei eine Steuerschaltung für eine Ansteuerung der einzelnen Dioden auf der Halbleiterkomponente angeordnet ist. Zudem betrifft die Erfindung eine Halbleiterkomponente mit mehreren Licht emittierende Dioden, wobei die Dioden in einem vorgegebenen Raster in wenigstens einer Spalte auf der Halbleiterkomponente angeordnet sind, wobei eine Steuerschaltung für eine Ansteuerung der einzelnen Dioden auf der Halbleiterkomponente angeordnet ist, wobei die Steuerschaltung ausgebildet ist, die Dioden einzeln anzusteuern.

摘要翻译： 本发明涉及一种具有多个半导体组件的光源，其特征在于，具有多个发光二极管的半导体元件中，二极管在半导体器件上的至少一个柱设置在预定的图案，其特征在于，用于控制所述单独的二极管的控制电路被布置在半导体组件上。 此外，本发明涉及一种具有几个发光二极管的半导体元件，其中，所述二极管被布置在以预定图案在至少一个列中的半导体元件上，其中，用于控制所述单独的二极管的控制电路被布置在半导体元件上，其中，所述控制电路适于 二极管到单独控制。

公开(公告)号：WO2016183146A1

公开(公告)日：2016-11-17

申请号：PCT/US2016/031773

申请日：2016-05-11

申请人： SKYWORKS SOLUTIONS, INC.

发明人： MASON, Jerod F. ,  WHITEFIELD, David Scott ,  BARTLE, Dylan Charles

IPC分类号： H01L27/12 ,  H01L29/06 ,  H01L29/78 ,  H01L21/762

CPC分类号： H01L27/1203 ,  H01L21/6835 ,  H01L21/76251 ,  H01L21/84 ,  H01L23/535 ,  H01L23/66 ,  H01L24/48 ,  H01L24/49 ,  H01L29/1087 ,  H01L29/78603 ,  H01L29/78648 ,  H01L29/78654 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2221/68368 ,  H01L2224/05554 ,  H01L2224/48091 ,  H01L2224/48106 ,  H01L2224/48229 ,  H01L2224/49171 ,  H01L2924/00014 ,  H01L2924/10253 ,  H01L2924/13091 ,  H01L2924/1421 ,  H04B1/44 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2224/45099

摘要： Silicon-on-insulator (SOI) devices having contact layer. In some embodiments, a radio-frequency (RF) device can include a field-effect transistor (FET) implemented over a substrate layer, and an insulator layer implemented between the FET and the substrate layer. The RF device can further include a contact layer implemented between the insulator layer and the substrate layer to allow adjustment of RF performance of the FET. In some embodiments, such an RF device can be implemented as an RF switch in various products such as a die, a packaged module, and a wireless device.

摘要翻译： 具有接触层的绝缘体上硅（SOI）器件。 在一些实施例中，射频（RF）器件可以包括在衬底层上实现的场效应晶体管（FET），以及在FET和衬底层之间实现的绝缘体层。 RF器件还可以包括实现在绝缘体层和衬底层之间的接触层，以允许调节FET的RF性能。 在一些实施例中，这样的RF设备可以被实现为诸如管芯，封装模块和无线设备的各种产品中的RF开关。

公开(公告)号：WO2015157659A1

公开(公告)日：2015-10-15

申请号：PCT/US2015/025347

申请日：2015-04-10

申请人： AMERICAN BANKNOTE CORPORATION

发明人： ZIEMKUS, Thomas

IPC分类号： G06K19/077

CPC分类号： G06K19/07769 ,  G06K19/07754 ,  H01L23/3121 ,  H01L23/49855 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48228 ,  H01L2224/49109 ,  H01L2224/49171 ,  H01L2224/73265 ,  H01L2924/181 ,  H01L2924/19107 ,  H01L2924/00014 ,  H01L2924/00012

摘要： An integrated circuit (IC) module for a dual-interface smart card includes a planar, non- conductive module tape that is plated on its top surface to define a plurality of conductive contact pads. An IC chip is mounted on the bottom surface of the module tape and is electrically connected to each of the contact pads by a wire, the underside of each contact pad being exposed for bonding with the wire by punching a hole through the tape. The !C chip and wires are protected by an encapsulant. A pair of the contact pads, which are not required to transmit signals through direct contact, is designated as antenna contact pads. Accordingly, a hole is punched through the module tape in alignment with each antenna contact pad outside the region of the encapsulant, thereby rendering the underside of the antenna pads available for connection to an antenna by a conductive element.

摘要翻译： 用于双接口智能卡的集成电路（IC）模块包括平面的，非导电的模块带，其被镀在其顶表面上以限定多个导电接触垫。 IC芯片安装在模块带的底面上，并通过导线与每个接触垫电连接，每个接触垫的下侧通过穿过带穿孔而被露出以与线接合。 C芯片和电线由密封剂保护。 不需要通过直接接触传输信号的一对接触垫被指定为天线接触垫。 因此，穿过模块带穿孔与密封剂区域外的每个天线接触垫对齐，从而使得天线焊盘的下侧可通过导电元件连接到天线。

公开(公告)号：WO2015114803A1

公开(公告)日：2015-08-06

申请号：PCT/JP2014/052287

申请日：2014-01-31

申请人： ルネサスエレクトロニクス株式会社

发明人： 沼部　英雄 ,  白井　伸幸 ,  加藤　浩一 ,  宇野　友彰 ,  梅津　和之

IPC分类号： H01L29/78

CPC分类号： H01L29/7813 ,  H01L23/535 ,  H01L29/0696 ,  H01L29/0865 ,  H01L29/0882 ,  H01L29/1033 ,  H01L29/407 ,  H01L29/41741 ,  H01L29/4236 ,  H01L2224/05554 ,  H01L2224/0603 ,  H01L2224/371 ,  H01L2224/37124 ,  H01L2224/37147 ,  H01L2224/40245 ,  H01L2224/45144 ,  H01L2224/48137 ,  H01L2224/48247 ,  H01L2224/49171 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L2924/00

摘要： 　半導体基板ＳＵＢに形成された溝ＴＲ１内の下部に制御電極ＧＥ１が形成され、溝ＴＲ１内の上部にゲート電極ＧＥ２が形成されている。溝ＴＲ１の側壁および底面と制御電極ＧＥ１との間には絶縁膜Ｇ１が形成され、溝ＴＲ１の側壁とゲート電極ＧＥ２との間には絶縁膜Ｇ２が形成され、制御電極ＧＥ１とゲート電極ＧＥ２との間には絶縁膜Ｇ３が形成されている。溝ＴＲ１に隣接する領域には、ソース用のｎ ＋ 型半導体領域ＮＲとチャネル形成用のｐ型半導体領域ＰＲとドレイン用の半導体領域とがある。制御電極ＧＥ１に接続された配線は、ゲート電極ＧＥ２に接続された配線と繋がっておらず、かつ、ソース用のｎ ＋ 型半導体領域ＮＲに接続された配線と繋がっていない。

摘要翻译： 控制电极（GE1）形成在形成在半导体衬底（SUB）中的沟槽（TR1）中的下部，并且在沟槽（TR1）的上部形成栅电极（GE2）。 绝缘膜（G1）形成在沟槽（TR1）的侧壁和控制电极（GE1）之间并且在沟槽的底表面和控制电极之间，绝缘膜（G2）形成在 沟槽（TR1）和栅电极（GE2），以及在控制电极（GE1）和栅电极（GE2）之间形成绝缘膜（G3）。 在与沟槽（TR1）相邻的区域中，存在用于源极的n +型半导体区域（NR），用于形成沟道的p型半导体区域（PR）和用于漏极的半导体区域。 连接到控制电极（GE1）的接线不连接到与栅电极（GE2）连接的布线，并且不连接到连接到源的n +型半导体区域（NR）的布线。

公开(公告)号：WO2015114758A1

公开(公告)日：2015-08-06

申请号：PCT/JP2014/051982

申请日：2014-01-29

申请人： ルネサスエレクトロニクス株式会社

发明人： 五十嵐　孝行 ,  船矢　琢央

IPC分类号： H01L21/822 ,  H01L27/04

CPC分类号： H01L23/5227 ,  H01L23/49503 ,  H01L23/49541 ,  H01L23/49575 ,  H01L23/5283 ,  H01L23/53214 ,  H01L23/53223 ,  H01L24/06 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L25/167 ,  H01L27/0688 ,  H01L27/1203 ,  H01L2224/02166 ,  H01L2224/05554 ,  H01L2224/45124 ,  H01L2224/48137 ,  H01L2224/48227 ,  H01L2224/49171 ,  H01L2224/49175 ,  H01L2924/13055 ,  H01L2924/00 ,  H01L2924/00014

摘要： 　半導体装置の特性を向上させる。半導体装置は、層間絶縁膜ＩＬ２上に形成されたコイルＣＬ１および配線Ｍ２と、層間絶縁膜ＩＬ３上に形成された配線Ｍ３と、層間絶縁膜ＩＬ４上に形成されたコイルＣＬ２および配線Ｍ４とを有する。そして、コイルＣＬ２と配線Ｍ４との距離ＤＭ４は、コイルＣＬ２と配線Ｍ３との距離ＤＭ３より大きい（ＤＭ４＞ＤＭ３）。また、コイルＣＬ２と配線Ｍ３との距離ＤＭ３は、コイルＣＬ１とコイルＣＬ２との間に位置する層間絶縁膜ＩＬ３の膜厚と層間絶縁膜ＩＬ４の膜厚との和以上である。これにより、高い電圧差が生じやすいコイルＣＬ２と配線Ｍ４との間などの絶縁耐圧を向上させることができる。また、トランス形成領域１Ａと、周辺回路形成領域１Ｂとを囲むシールリング形成領域１Ｃを設け、耐湿性の向上を図る。

摘要翻译： 改善半导体器件的特性。 该半导体装置具有形成在层间绝缘膜（IL2）上的线圈（CL1）和布线（M2）; 在层间绝缘膜（IL3）上形成的布线（M3）; 以及形成在层间绝缘膜（IL4）上的线圈（CL2）和布线（M4）。 线圈（CL2）和布线（M4）之间的距离（DM4）大于线圈（CL2）和布线（M3）（DM4> DM3）之间的距离（DM3）。 此外，线圈（CL2）和布线（M3）之间的距离（DM3）等于或大于位于线圈（CL1）和线圈（CL1）之间的层间绝缘膜（IL3）的膜厚之和 CL2）和层间绝缘膜（IL4）的膜厚度。 因此，可以提高诸如线圈（CL2）和布线（M4）之间的区域的耐受电压，所述区域容易产生较大的电压差。 此外，设置有围绕变压器形成区域（1A）的密封环形成区域（1C）和外围电路形成区域（1B），并且提高了防潮性。

公开(公告)号：WO2015111623A1

公开(公告)日：2015-07-30

申请号：PCT/JP2015/051545

申请日：2015-01-21

申请人： 大日本印刷株式会社

发明人： 永田　昌博 ,  矢崎　雅樹 ,  冨田　幸治

IPC分类号： H01L23/50

CPC分类号： H01L24/97 ,  H01L21/4828 ,  H01L21/568 ,  H01L23/3107 ,  H01L23/49541 ,  H01L23/49548 ,  H01L2224/05553 ,  H01L2224/05554 ,  H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/49171 ,  H01L2224/73265 ,  H01L2224/92247 ,  H01L2224/97 ,  H01L2924/181 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012

摘要： 　リードフレーム１０は、半導体素子２１が搭載されるダイパッド１１と、ダイパッド１１周囲に設けられ、それぞれ第１端子部５３を含む複数の長外周リード部１２Ａおよび短外周リード部１２Ｂと、ダイパッド１１と長外周リード部１２Ａおよび短外周リード部１２Ｂとの間に配置され、ダイパッド１１を取り囲む接続リング１４とを備えている。複数の内側リード部２６Ａ～２６Ｄは、長内側リード部２６Ａ、２６Ｃと、短内側リード部２６Ｂ、２６Ｄとを含んでいる。長内側リード部２６Ａ、２６Ｃと短内側リード部２６Ｂ、２６Ｄとは、接続リング１４に沿って交互に配置されている。

摘要翻译： 一种引线框架（10），其具有：安装半导体元件（21）的芯片焊盘（11）; 设置在芯片焊盘（11）周围的多个长外周引线部分（12A）和短外周引线部分（12B），每个长外周引线部分（12A）和短外周引线部分（12B） 包括第一端子部分（53）; 以及设置在所述芯片焊盘（11）与所述长外周引线部（12A）和所述短外周引线部（12B）之间的连接环（14），所述连接环（14）包围所述管芯焊盘（11）。 多个内部引线（26A-26D）包括长内部引线（26A，26C）和短内部引线（26B，26D）。 长内部引线（26A，26C）和短内部引线（26B，26D）沿连接环（14）交替布置。

公开(公告)号：WO2013109889A3

公开(公告)日：2015-06-18

申请号：PCT/US2013022145

申请日：2013-01-18

申请人： UNIV COLUMBIA

发明人： STURCKEN NOAH ANDREW ,  SHEPARD KENNETH L

IPC分类号： H01L21/02

CPC分类号： G05F1/465 ,  H01F17/0006 ,  H01F41/046 ,  H01F2017/0066 ,  H01L21/76879 ,  H01L21/76898 ,  H01L23/50 ,  H01L23/645 ,  H01L25/0657 ,  H01L25/16 ,  H01L28/10 ,  H01L2224/49171 ,  H01L2225/06506 ,  H01L2225/0651 ,  H01L2225/06568 ,  H01L2924/30107 ,  H01L2924/3011 ,  H02M3/1584 ,  H02M2003/1586 ,  H01L2924/00

摘要： A multi-chip module (MCM) is disclosed, which in some embodiments can include a packaging substrate, an interposer coupled to the substrate and having a power converter coupled to one or more vias, and a CMOS integrated circuit comprising one or more connecters aligned with and disposed proximate to the one or more vias to electrically couple the interposer to the integrated circuit. Methods of forming a voltage regulator on an interposer of a multi-chip module (MCM) are also provided.

摘要翻译： 公开了一种多芯片模块（MCM），其在一些实施例中可以包括封装衬底，耦合到衬底并具有耦合到一个或多个通孔的功率转换器的插入器，以及包括一个或多个连接器对准的CMOS集成电路 具有并布置成靠近所述一个或多个通孔，以将所述插入件电耦合到所述集成电路。 还提供了在多芯片模块（MCM）的插入件上形成稳压器的方法。

公开(公告)号：WO2015052880A1

公开(公告)日：2015-04-16

申请号：PCT/JP2014/004843

申请日：2014-09-22

申请人： 株式会社デンソー

发明人： 瀬川　　伸生 ,  平光　真二

IPC分类号： H01L23/50 ,  H01L21/56 ,  H01L23/28 ,  H01L25/07 ,  H01L25/18

CPC分类号： H01L23/3121 ,  H01L21/565 ,  H01L23/49551 ,  H01L23/49562 ,  H01L23/49575 ,  H01L25/165 ,  H01L25/18 ,  H01L2224/48091 ,  H01L2224/48137 ,  H01L2224/4903 ,  H01L2224/49171 ,  H01L2924/13055 ,  H01L2924/181 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012

摘要： 　半導体装置は、回路基板（１２）と、回路基板に対し、離間して配置された搭載部（１４）と、搭載部における回路基板との対向面（１４ａ）に固定された半導体チップ（１８）と、半導体チップの固定された搭載部を、回路基板上に浮いた状態で支持するとともに、半導体チップと回路基板とを電気的に中継する支持部（１６）と、搭載部における対向面と反対の裏面（１４ｂ）が外部に露出されるように、搭載部及び半導体チップを回路基板の表面ごと一体的に封止する封止樹脂部（２０）とを備える。

摘要翻译： 该半导体器件设置有：电路板（12）; 与所述电路板分离设置的安装部分（14）; 半导体芯片（18），其相对于所述电路板固定到所述安装部分的相对表面（14a）; 支撑部分（16），其以浮置在半导体衬底上方的状态支撑固定有半导体芯片的安装部分，并且在半导体芯片和电路板之间进行电继电器; 以及密封树脂部分（20），其将安装部分和半导体芯片与电路板的表面一体地密封，使得安装部分的相对表面的相反侧的反面（14b）暴露 到外面

公开(公告)号：WO2015033197A2

公开(公告)日：2015-03-12

申请号：PCT/IB2014/001646

申请日：2014-08-29

申请人： TOYOTA JIDOSHA KABUSHIKI KAISHA ,  DENSO CORPORATION

发明人： KADOGUCHI, Takuya ,  HIRANO, Takahiro ,  KAWASHIMA, Takanori ,  OKUMURA, Tomomi ,  NISHIHATA, Masayoshi

IPC分类号： H01L21/60

CPC分类号： H01L23/49568 ,  H01L23/051 ,  H01L23/3107 ,  H01L23/36 ,  H01L23/3672 ,  H01L23/49513 ,  H01L23/49524 ,  H01L23/49537 ,  H01L23/49548 ,  H01L23/49562 ,  H01L23/49575 ,  H01L24/29 ,  H01L24/32 ,  H01L24/33 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/83 ,  H01L25/072 ,  H01L29/7397 ,  H01L29/861 ,  H01L2224/2612 ,  H01L2224/26175 ,  H01L2224/29111 ,  H01L2224/32014 ,  H01L2224/32057 ,  H01L2224/32245 ,  H01L2224/33 ,  H01L2224/33181 ,  H01L2224/40137 ,  H01L2224/45124 ,  H01L2224/45147 ,  H01L2224/48247 ,  H01L2224/49171 ,  H01L2224/73215 ,  H01L2224/73265 ,  H01L2224/83007 ,  H01L2224/83101 ,  H01L2224/83203 ,  H01L2224/83385 ,  H01L2224/83439 ,  H01L2224/83444 ,  H01L2224/83815 ,  H01L2224/92242 ,  H01L2224/92247 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/181 ,  H01L2924/00014 ,  H01L2224/83 ,  H01L2224/85 ,  H01L2924/00

摘要： A semiconductor device includes: opposed first and second metal plates; a plurality of semiconductor elements each interposed between the first metal plate and the second metal plate; a metal block interposed between the first metal plate and each of the semiconductor elements; a solder member interposed between the first metal plate and the metal block and connecting the first metal plate to the metal block; and a resin molding sealing the semiconductor elements and the metal block. A face of the first metal plate, which is on an opposite side of a face of the first metal plate to which the metal block is connected via the solder member, is exposed from the resin molding. The first metal plate has a groove formed along an outer periphery of a region in which the solder member is provided, the groove collectively surrounding the solder member.

摘要翻译： 一种半导体器件包括：相对的第一和第二金属板; 多个半导体元件，各自插入在所述第一金属板和所述第二金属板之间; 介于所述第一金属板和所述半导体元件之间的金属块; 插入在第一金属板和金属块之间并将第一金属板连接到金属块的焊料构件; 以及密封半导体元件和金属块的树脂模制件。 第一金属板的与第一金属板的通过焊料部件连接的第一金属板的面相反一侧的面从树脂成形体露出。 第一金属板具有沿着设置有焊料构件的区域的外周形成的槽，槽围绕焊料构件。