公开(公告)号：WO2017123398A1

公开(公告)日：2017-07-20

申请号：PCT/US2016/068133

申请日：2016-12-21

Applicant: INVENSAS CORPORATION

Inventor： MOHAMMED, Llyas ,  HABA, Belgacem

IPC: H01L25/065 ,  H01L25/00 ,  H01L23/31 ,  H01L21/56 ,  H01L21/48

CPC classification number: H01L25/0657 ,  H01L21/4853 ,  H01L21/563 ,  H01L21/565 ,  H01L21/566 ,  H01L23/3128 ,  H01L23/3135 ,  H01L23/3157 ,  H01L23/49811 ,  H01L23/49827 ,  H01L23/49833 ,  H01L24/16 ,  H01L24/32 ,  H01L24/48 ,  H01L24/73 ,  H01L25/105 ,  H01L25/50 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/48227 ,  H01L2224/4824 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2225/0652 ,  H01L2225/06527 ,  H01L2225/1023 ,  H01L2225/1041 ,  H01L2225/1058 ,  H01L2924/00014 ,  H01L2924/01322 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: A microelectronic assembly or package can include first and second support elements and a microelectronic element between inwardly facing surfaces of the support elements. First connectors and second connectors such as solder balls, metal posts, stud bumps, or the like face inwardly from the respective support elements and are aligned with and electrically coupled with one another in columns. The first connectors, the second connectors or both may be partially encapsulated prior to electrically coupling respective pairs of first and second connectors in columns. A method may include arranging extremities of first connectors or second connectors in a temporary layer before forming the partial encapsulation.

Abstract translation: 微电子组件或封装可以包括第一支撑元件和第二支撑元件以及在支撑元件的面向内的表面之间的微电子元件。 第一连接器和第二连接器（例如焊球，金属柱，柱形凸块等）从相应的支撑元件向内面向并且彼此对齐并且以列的方式彼此电耦合。 第一连接器，第二连接器或两者可以在将各对第一和第二连接器成列地电耦合之前被部分地封装。 一种方法可以包括在形成部分封装之前将第一连接器或第二连接器的末端布置在临时层中。

公开(公告)号：WO2017052886A1

公开(公告)日：2017-03-30

申请号：PCT/US2016/048069

申请日：2016-08-22

Applicant: CREE, INC

Inventor： MAYER, Erick ,  PARK, Jae ,  BREVA, Manuel, L.

IPC: H01L33/38 ,  H01L33/46 ,  H01L33/08 ,  H01L33/40

CPC classification number: H01L33/60 ,  H01L25/0753 ,  H01L27/15 ,  H01L27/156 ,  H01L33/08 ,  H01L33/382 ,  H01L33/405 ,  H01L33/46 ,  H01L33/62 ,  H01L2224/32245 ,  H01L2224/32257 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/73265 ,  H01L2924/00014 ,  H01L2924/181 ,  H01L2933/0016 ,  H01L2933/0025 ,  H01L2933/0058 ,  H01L2933/0066 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2224/45099

Abstract: Described herein are LED chips incorporating self-aligned floating mirror layers that can be configured with contact vias. These mirror layers can be utilized to reduce dim areas seen around the contact vias due to underlying material layers without the need for the mirror layer to be designed at some tolerance distance from the electrical via. This increases mirror area, eliminating lower light reflection in the proximity of the via and producing higher light output with greater light emission uniformity. In some embodiments, the mirror layer is formed with a contact via. This allows for a self-aligning process and results in the mirror layer extending substantially from the edge of the via.

Abstract translation: 这里描述的是包括可以配置有接触孔的自对准浮动镜层的LED芯片。 这些镜面层可以用于减少由于下层材料层而在接触孔周围看到的暗淡区域，而不需要将镜面层设计在与电气通孔相距的一定距离处。 这增加了镜面积，消除了通孔附近的较低的光反射，并且产生更高的光输出并且具有更大的发光均匀性。 在一些实施例中，镜层形成有接触通孔。 这允许自对准过程并且导致镜面层基本上从通孔的边缘延伸。

公开(公告)号：WO2016089844A1

公开(公告)日：2016-06-09

申请号：PCT/US2015/063151

申请日：2015-12-01

Applicant: INVENSAS CORPORATION

Inventor： GAO, Guilian ,  UZOH, Cyprian, Emeka ,  WOYCHIK, Charles, G. ,  SHENG, Hong ,  SITARAM, Arkalgud, R. ,  WANG, Liang ,  AGRAWAL, Akash ,  KATKAR, Rajesh

IPC: H01L23/31 ,  H01L21/48

CPC classification number: H01L23/5385 ,  H01L21/486 ,  H01L21/6835 ,  H01L23/147 ,  H01L23/15 ,  H01L23/3128 ,  H01L23/3135 ,  H01L23/49827 ,  H01L24/05 ,  H01L24/08 ,  H01L24/16 ,  H01L24/32 ,  H01L24/48 ,  H01L24/49 ,  H01L24/83 ,  H01L25/0652 ,  H01L25/0655 ,  H01L25/0657 ,  H01L25/50 ,  H01L2221/68331 ,  H01L2224/0401 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/08225 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/32105 ,  H01L2224/32106 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48101 ,  H01L2224/48105 ,  H01L2224/48137 ,  H01L2224/48227 ,  H01L2224/49097 ,  H01L2224/73204 ,  H01L2924/00014 ,  H01L2924/15153 ,  H01L2924/15192 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/18161 ,  H01L2924/351 ,  H01L2924/3511 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2224/45099

Abstract: Die (110) and/or undiced wafers and/or multichip modules (MCMs) are attached on top of an interposer (120) or some other structure (e.g. another integrated circuit) and are covered by an encapsulant (160). Then the interposer is thinned from below. Before encapsulation, a layer (410) more rigid than the encapsulant is formed on the interposer around the die to reduce or eliminate interposer dishing between the die when the interposer is thinned by a mechanical process (e.g. CMP). Other features are also provided.

Abstract translation: 模具（110）和/或未开封的晶片和/或多芯片模块（MCM）被附接在插入器（120）或一些其它结构（例如另一集成电路）的顶部上并被密封剂（160）覆盖。 然后插入器从下面变薄。 在封装之前，在封装周围的插入件周围形成比密封剂更刚性的层（410），以通过机械工艺（例如CMP）来减小或消除插入件在裸片间的凹陷。 还提供其他功能。

公开(公告)号：WO2016073622A1

公开(公告)日：2016-05-12

申请号：PCT/US2015/059059

申请日：2015-11-04

Applicant: TEXAS INSTRUMENTS INCORPORATED ,  TEXAS INSTRUMENTS JAPAN LIMITED

Inventor： EUGENE LEE, Lee Han Meng @ ,  BIN ABDUL AZIZ, Anis Fauzi ,  FEN, Sueann Lim Wei

IPC: H01L27/085

CPC classification number: H01L25/50 ,  H01L21/4825 ,  H01L21/4853 ,  H01L21/561 ,  H01L21/565 ,  H01L23/3121 ,  H01L23/4952 ,  H01L23/49534 ,  H01L23/49537 ,  H01L23/49551 ,  H01L23/49562 ,  H01L23/49575 ,  H01L23/49844 ,  H01L24/34 ,  H01L24/37 ,  H01L24/38 ,  H01L24/48 ,  H01L24/85 ,  H01L24/97 ,  H01L25/071 ,  H01L25/165 ,  H01L25/18 ,  H01L2224/291 ,  H01L2224/2929 ,  H01L2224/29339 ,  H01L2224/32245 ,  H01L2224/371 ,  H01L2224/37147 ,  H01L2224/37599 ,  H01L2224/48247 ,  H01L2224/73265 ,  H01L2224/84801 ,  H01L2224/8485 ,  H01L2224/92246 ,  H01L2224/92247 ,  H01L2224/97 ,  H01L2924/00014 ,  H01L2924/1301 ,  H01L2924/13055 ,  H01L2924/1306 ,  H01L2924/13062 ,  H01L2924/13064 ,  H01L2924/13091 ,  H01L2924/1461 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L2224/85 ,  H01L2224/83 ,  H01L2924/014 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2224/05599

Abstract: In described examples, a method (100) for forming a stacked semiconductor package includes providing a bottom leadframe (LF) panel, including LFs downset each including terminals (101). Low side (LS) transistors are attached to the first die attach area (102). A first clip panel including first clips downset and interconnected are placed on the bottom LF panel (103). A dielectric interposer is attached on the first clips over the LS transistors (104). High side (HS) transistors are attached on the interposers (105). A second clip panel including second clips is mated to interconnect to the HS transistors, including mating together the second clip panel, first clip panel and bottom LF panel (106). The LFs can include a second die attach area, and a controller die attached on the second die attach area, and then pads of the controller die wire bonded to the terminals.

Abstract translation: 在上述实施例中，形成叠层半导体封装的方法（100）包括提供包括端子（101）的包括LFs的底部引线框（LF）面板。 低边（LS）晶体管连接到第一管芯附着区域（102）。 第一夹子面板包括第一夹子，并且互相连接，放置在底部LF面板（103）上。 电介质插入件通过LS晶体管（104）附接在第一夹子上。 高侧（HS）晶体管附着在插入件（105）上。 包括第二夹子的第二夹子面板配合以与HS晶体管互连，包括将第二夹板，第一夹板和底部LF面板（106）配合在一起。 LF可以包括第二管芯附着区域和附接在第二管芯附接区域上的控制器管芯，然后连接到端子的控制器管芯焊盘。

公开(公告)号：WO2016070211A1

公开(公告)日：2016-05-12

申请号：PCT/AT2015/050274

申请日：2015-10-29

Applicant: ZIZALA LICHTSYSTEME GMBH

Inventor： BISSINGER, Stephan ,  HAJEK, Liron ,  HIEGER, Christof

IPC: B23K20/00 ,  H01L21/607 ,  B60Q1/00 ,  H05K3/32 ,  H05K3/36

CPC classification number: H01L24/78 ,  B23K20/004 ,  B23K2201/32 ,  B23K2201/38 ,  H01L24/45 ,  H01L2224/45124 ,  H01L2224/45139 ,  H01L2224/45144 ,  H01L2224/78315 ,  H01L2924/00014 ,  H01L2924/19107 ,  H05K3/328 ,  H05K3/36 ,  H05K2203/049 ,  H01L2224/45015 ,  H01L2924/207

Abstract: Die Erfindung betrifft ein Drahtbondingverfahren zum Herstellen einer elektrischen Verbindung zwischen einem ersten Bondkörper (210) mit einer ersten zu kontaktierenden Bondfläche (211) und einem zweiten Bondkörper (220) mit einer zweiten zu kontaktierenden Bondfläche (221), wobei die ersten und zweiten Bondflächen unterschiedliche Neigungen aufweisen, wobei das Verfahren die folgenden Schritte umfasst: (a) Bereitstellen eines Drahtbondingkopfs (200) mit zwei unterschiedlich geneigten Anpressflächen (201, 202) und einer Zuführung (207) für einen Bonddraht (203), wobei die Neigung der ersten Anpressfläche (201) im Wesentlichen der Neigung der ersten Bondfläche (211) entspricht und wobei die Neigung der zweiten Anpressfläche (202) im Wesentlichen der Neigung der zweiten Bondfläche (221) entspricht, (b) Herstellen einer ersten Bondverbindung zwischen dem Bonddraht (203) und dem ersten Bondkörper (210), wobei der Draht (203) mittels der ersten Anpressfläche (201) des Drahtbondingkopfs (200) durch Ultraschallbonding mit der ersten Bondfläche (211) verbunden wird, und (c) Herstellen einer zweiten Bondverbindung zwischen dem Draht (203) und dem zweiten Bondkörper (220), wobei der Draht (203) mittels der zweiten Anpressfläche (202) des Drahtbondingkopfs (200) durch Ultraschallbonding mit der zweiten Bondfläche (221) verbunden wird. Die Erfindung betrifft ferner einen Drahtbondingkopf (200) zur Durchführung des Verfahrens.

Abstract translation: 本发明涉及一种引线接合方法用于使第一接合主体（210）之间的电连接，其具有第一待接触接合表面（211）和具有第二的第二接合体（220）被接触键合表面（221），其中，所述第一和第二接合区域中的不同 具有倾斜，所述方法包括以下步骤：（a）用于一个键合线（203），提供了一个Drahtbondingkopfs（200）具有两个不同倾斜加压面（201，202）和一个进料器（207），其中所述第一接触面的倾斜（ 201）基本上到第一接合表面（211）相对应的倾斜，并且其中，所述第二接触表面（202）基本上的倾斜到第二接合表面（221）等于的倾斜，（b）形成的接合线（203）和所述之间的第一键 键第一主体（210），其中，由Drahtbon的第一接触表面（201）的线（203） 丁头（200）通过超声接合而连接到所述第一接合表面（211），和（c）制备的金属丝（203）和所述第二接合体（220）之间的第二键，其中由所述第二接触表面的装置中的金属丝（203）（202 ）所述Drahtbondingkopfs（200）通过超声波接合到第二接合表面（221）中的一个连接。 本发明还涉及一种Drahtbondingkopf（200），用于执行该方法。

公开(公告)号：WO2016053981A1

公开(公告)日：2016-04-07

申请号：PCT/US2015/052850

申请日：2015-09-29

Applicant: SKYWORKS SOLUTIONS, INC.

Inventor： CHEN, Howard E. ,  READ, Matthew Sean

IPC: H01L23/48 ,  H01L23/06

CPC classification number: H01L23/552 ,  H01L23/66 ,  H01L24/05 ,  H01L24/06 ,  H01L24/45 ,  H01L24/48 ,  H01L24/85 ,  H01L2223/6655 ,  H01L2224/04042 ,  H01L2224/05013 ,  H01L2224/06181 ,  H01L2224/45016 ,  H01L2224/48105 ,  H01L2224/48227 ,  H01L2924/00014 ,  H01L2924/1421 ,  H01L2924/19105 ,  H01L2924/19107 ,  H01L2924/3025 ,  H01L2224/43 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2224/45099 ,  H01L2224/85399 ,  H01L2224/05599

Abstract: Shielded radio-frequency (RF) module having reduced area. In some embodiments, an RF module can include a packaging substrate configured to receive a plurality of components, and a plurality of shielding wirebonds implemented on the packaging substrate and configured to provide RF shielding functionality for one or more regions on the packaging substrate. The packaging substrate can include a first area associated with implementation of each shielding wirebond. The RF module can further include one or more devices mounted on the packaging substrate. The packaging substrate can further include a second area associated with mounting of each of the one or more devices. Each device can be mounted with respect to a corresponding shielding wirebond such that the second area associated with the device overlaps at least partially with the first area associated with the corresponding shielding wirebond.

Abstract translation: 屏蔽射频（RF）模块具有减小的面积。 在一些实施例中，RF模块可以包括被配置为接收多个组件的封装衬底以及在封装衬底上实现的并被配置为为封装衬底上的一个或多个区域提供RF屏蔽功能的多个屏蔽线扣。 封装衬底可以包括与每个屏蔽引线键的实施相关联的第一区域。 RF模块还可以包括安装在封装衬底上的一个或多个器件。 所述包装衬底还可以包括与所述一个或多个装置中的每一个的安装相关联的第二区域。 每个装置可以相对于相应的屏蔽引线键安装，使得与该装置相关联的第二区域至少部分地与与相应的屏蔽引线键合的第一区域重叠。

公开(公告)号：WO2016051449A1

公开(公告)日：2016-04-07

申请号：PCT/JP2014/075819

申请日：2014-09-29

Applicant: 新電元工業株式会社

Inventor： 見澤　有市 ,  長瀬　健男

IPC: H01L23/29 ,  H01L23/31 ,  H01L23/48

CPC classification number: H01L23/49513 ,  H01L21/56 ,  H01L23/29 ,  H01L23/293 ,  H01L23/31 ,  H01L23/3107 ,  H01L23/3142 ,  H01L23/4952 ,  H01L23/49524 ,  H01L23/49541 ,  H01L23/49562 ,  H01L23/562 ,  H01L24/06 ,  H01L24/29 ,  H01L24/32 ,  H01L24/34 ,  H01L24/40 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L24/83 ,  H01L24/85 ,  H01L24/92 ,  H01L2224/05553 ,  H01L2224/05624 ,  H01L2224/0603 ,  H01L2224/29101 ,  H01L2224/29139 ,  H01L2224/29339 ,  H01L2224/32245 ,  H01L2224/40095 ,  H01L2224/45124 ,  H01L2224/48091 ,  H01L2224/48106 ,  H01L2224/48245 ,  H01L2224/48247 ,  H01L2224/48472 ,  H01L2224/4903 ,  H01L2224/49171 ,  H01L2224/73263 ,  H01L2224/73265 ,  H01L2224/8302 ,  H01L2224/83048 ,  H01L2224/83815 ,  H01L2224/8385 ,  H01L2224/8392 ,  H01L2224/83948 ,  H01L2224/8485 ,  H01L2224/8592 ,  H01L2224/92247 ,  H01L2924/00014 ,  H01L2924/01028 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/181 ,  H01L2924/20102 ,  H01L2924/20103 ,  H01L2924/20104 ,  H01L2924/20105 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2224/37099 ,  H01L2924/014

Abstract: 　半導体パッケージにおいて、ダイパッド、半導体素子、接続部材およびリードの表面は、シランカップリング剤によって表面処理され、半導体素子の表面のうち接続部材が接合される半導体素子の第一の面は、有機物が露出した第一の領域と、無機物が露出した第二の領域と、を含み、第一の領域と封止樹脂との接合強度は、第二の領域と封止樹脂との接合強度よりも弱い。

Abstract translation: 公开了一种半导体封装，其中：使用硅烷偶联剂对芯片焊盘，半导体元件，连接部件和引线的表面进行表面处理; 半导体元件第一表面，其具有接合到其上的连接构件，所述半导体元件第一表面是半导体元件的表面的一部分，包括暴露有机材料的第一区域和无机材料是第二区域 裸露; 并且第一区域和密封树脂之间的接合强度弱于第二区域和密封树脂之间的接合强度。

公开(公告)号：WO2016036667A1

公开(公告)日：2016-03-10

申请号：PCT/US2015/047781

申请日：2015-08-31

Applicant: INVENSAS CORPORATION

Inventor： WANG, Liang ,  KATKAR, Rajesh ,  SHEN, Hong

IPC: H01L25/065 ,  H01L25/10 ,  H01L25/00

CPC classification number: H01L24/09 ,  B81B7/008 ,  B81B2207/07 ,  B81C1/0023 ,  H01L21/565 ,  H01L21/76877 ,  H01L23/3107 ,  H01L23/3157 ,  H01L23/34 ,  H01L23/367 ,  H01L23/481 ,  H01L23/49838 ,  H01L23/5389 ,  H01L24/06 ,  H01L24/17 ,  H01L24/19 ,  H01L24/20 ,  H01L24/33 ,  H01L24/48 ,  H01L24/49 ,  H01L24/89 ,  H01L24/96 ,  H01L25/0652 ,  H01L25/0655 ,  H01L25/0657 ,  H01L25/10 ,  H01L25/105 ,  H01L25/18 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/04105 ,  H01L2224/06181 ,  H01L2224/08225 ,  H01L2224/09181 ,  H01L2224/12105 ,  H01L2224/16145 ,  H01L2224/33517 ,  H01L2224/48135 ,  H01L2224/48137 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2224/73207 ,  H01L2224/73209 ,  H01L2224/73253 ,  H01L2224/73257 ,  H01L2224/73265 ,  H01L2224/80001 ,  H01L2224/81005 ,  H01L2224/92124 ,  H01L2224/92133 ,  H01L2225/06506 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06527 ,  H01L2225/06548 ,  H01L2225/06589 ,  H01L2924/00014 ,  H01L2924/01029 ,  H01L2924/014 ,  H01L2924/07802 ,  H01L2924/14 ,  H01L2924/1461 ,  H01L2924/1511 ,  H01L2924/15153 ,  H01L2924/15192 ,  H01L2924/18161 ,  H01L2924/18162 ,  H01L2924/3511 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2224/32225 ,  H01L2924/00012 ,  H01L2224/05599 ,  H01L2224/85399

Abstract: In a multi-chip module (MCM), a "super" chip (110N) is attached to multiple "plain" chips (110F' "super" and "plain" chips can be any chips). The super chip is positioned above the wiring board (WB) but below at least some of plain chips (110F). The plain chips overlap the super chip. Further, the plain chips' low speed IOs can be connected to the WB by long direct connections such as bond wires (e.g. BVAs) or solder stacks; such connections can be placed side by side with the super chip. Such connections can be long, so the super chip is not required to be thin. Also, if through-substrate vias (TSVs) are omitted, the manufacturing yield is high and the manufacturing cost is low. Other structures are provided that combine the short and long direct connections to obtain desired physical and electrical properties.

Abstract translation: 在多芯片模块（MCM）中，“超级”芯片（110N）被连接到多个“普通”芯片（110F“超”和“平原”芯片可以是任何芯片）。 超级芯片位于布线板（WB）上方，但位于平面芯片（110F）的至少一些之上。 普通芯片与超级芯片重叠。 此外，普通芯片的低速IO可以通过诸如接合线（例如BVA）或焊料堆的长直接连接连接到WB; 这种连接可以与超级芯片并排放置。 这样的连接可能很长，所以超级芯片不需要很薄。 此外，如果省略通孔基板通孔（TSV），则制造成品率高，制造成本低。 提供了组合短和长直接连接以获得所需物理和电性能的其它结构。

公开(公告)号：WO2016024445A1

公开(公告)日：2016-02-18

申请号：PCT/JP2015/068065

申请日：2015-06-23

Applicant: 富士電機株式会社 ,  小松 康佑

Inventor： 小松　康佑

IPC: H01L25/07 ,  H01L21/60 ,  H01L23/48 ,  H01L25/18

CPC classification number: H01L23/48 ,  H01L23/3735 ,  H01L23/49811 ,  H01L24/29 ,  H01L24/32 ,  H01L24/33 ,  H01L24/48 ,  H01L24/83 ,  H01L25/07 ,  H01L25/18 ,  H01L2224/291 ,  H01L2224/2919 ,  H01L2224/2929 ,  H01L2224/29294 ,  H01L2224/293 ,  H01L2224/32105 ,  H01L2224/32106 ,  H01L2224/32225 ,  H01L2224/32227 ,  H01L2224/32245 ,  H01L2224/33181 ,  H01L2224/48091 ,  H01L2224/48105 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2224/83385 ,  H01L2224/834 ,  H01L2224/83447 ,  H01L2224/83455 ,  H01L2224/83815 ,  H01L2224/8384 ,  H01L2224/83851 ,  H01L2224/85447 ,  H01L2924/00014 ,  H01L2924/15151 ,  H01L2924/15159 ,  H01L2924/15162 ,  H01L2924/181 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2224/45099 ,  H01L2924/00012 ,  H01L2924/014 ,  H01L2924/0781

Abstract: 　半導体装置は、回路板を有する積層基板と、回路板に固定された半導体チップと、筒形状である先端部と、筒以外の形状である配線部を有し、先端部と配線部が一つの導電部材で構成されている端子と、回路板と先端部を電気的かつ機械的に接続する接合材とを備えている。

Abstract translation: 该半导体装置具有层叠基板，其具有电路基板，固定于电路基板的半导体芯片，管状前端部以及管状以外的形状的布线部，并且设置有端子， 端部和布线部分由一个电气和机械耦合电路板和前端部分的导电构件和接合材料形成。

公开(公告)号：WO2016013047A1

公开(公告)日：2016-01-28

申请号：PCT/JP2014/003892

申请日：2014-07-24

Applicant: 日本電気株式会社

Inventor： 金子　友哉 ,  村尾　洋二 ,  椎熊　一実

IPC: H03F1/07 ,  H01L25/04 ,  H01L25/18 ,  H03F3/68

CPC classification number: H01L25/04 ,  H01L24/49 ,  H01L25/18 ,  H01L2224/0603 ,  H01L2224/49111 ,  H01L2224/49112 ,  H01L2224/49113 ,  H01L2224/4917 ,  H01L2224/49171 ,  H01L2224/49175 ,  H01L2924/00014 ,  H03F1/07 ,  H03F3/68 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 　一実施の形態によれば、トランジスタパッケージ（ＰＫＧ１）は、第１～第３トランジスタ（Ｔｒ１～Ｔｒ３）と、第１及び第２入力リード（Ｌｉ１１，Ｌｉ１２）と、第１及び第２出力リード（Ｌｏ１１，Ｌｏ１２）と、を備え、第３トランジスタ（Ｔｒ３）の制御端子と、第１及び第２入力リード（Ｌｉ１１，Ｌｉ１２）とは、ボンディングワイヤ（ＢＷ）を介して接続可能に構成され、第３トランジスタ（Ｔｒ３）の出力端子と、第１及び第２出力リード（Ｌｏ１１，Ｌｏ１２）とは、ボンディングワイヤ（ＢＷ）を介して接続可能に構成されている。

Abstract translation: 该晶体管封装（PKG1）具有第一至第三晶体管（Tr1-Tr3），第一和第二输入引线（Li11，Li12）和第一和第二输出引线（Lo11，Lo12）。 第三晶体管（Tr3）的控制端和第一和第二输入引线（Li11，Li12）经由接合线（BW）和第三晶体管（Tr3）的输出端与第一和第二晶体管 第二输出引线（Lo11，Lo12）被配置为可通过接合线（BW）连接。