公开(公告)号：WO2009095380A8

公开(公告)日：2009-11-05

申请号：PCT/EP2009050878

申请日：2009-01-27

Applicant: SOITEC SILICON ON INSULATOR ,  RADU IONUT ,  KONONCHUK OLEG ,  BOURDELLE KONSTANTIN

Inventor： RADU IONUT ,  KONONCHUK OLEG ,  BOURDELLE KONSTANTIN

IPC: H01L21/20 ,  H01L21/762

CPC classification number: H01L21/76254 ,  H01L21/2007 ,  H01L21/76256

Abstract: The invention relates to a method for manufacturing heterostructures for applications in the fields of electronics, optics or opto-electronics. This method is remarkable in that it consists of : - forming and/or depositing a silicon oxide Si?2 layer (3, 4) with a thickness of less than or equal to 25 nanometers on a donor substrate (1) and/or on a receiver substrate (2), - submitting this or these substrates (1, 2) to a treatment at a temperature comprised between 900°C and 1,200°C, under an atmosphere containing at least argon and/or hydrogen and no oxygen, in order to form in said silicon oxide layer (3, 4), trapping holes (30, 40), - bonding both substrates (1, 2), - carrying out annealing for reinforcing the bonding interface (5) at low temperature, said trapping holes (30, 40) being capable of retaining the gas species present at this interface, - transferring a portion (14) of the donor substrate (1), onto the receiver substrate (2).

Abstract translation: 本发明涉及一种用于制造用于电子学，光学或光电子领域的异质结构的方法。 该方法是显着的，其包括：在施主衬底（1）上和/或在其上形成和/或沉积厚度小于或等于25纳米的氧化硅Si 2层（3,4） 接收器基板（2）， - 在至少包含氩和/或氢而不含氧的气氛下，将该基板或这些基板（1,2）在包含在900℃和1200℃之间的温度下进行处理 在所述氧化硅层（3,4）中形成捕集孔（30,40）， - 结合两个基板（1,2）， - 在低温下执行用于加强所述接合界面（5）的退火，所述捕获 孔（30,40）能够保留存在于该界面处的气体物质， - 将施主衬底（1）的一部分（14）转移到接收器基板（2）上。

公开(公告)号：WO2009116664A1

公开(公告)日：2009-09-24

申请号：PCT/JP2009/055663

申请日：2009-03-23

Applicant: 信越化学工業株式会社 ,  秋山昌次 ,  久保田芳宏 ,  伊藤厚雄 ,  田中好一 ,  川合信 ,  飛坂優二 ,  田村博

Inventor： 秋山昌次 ,  久保田芳宏 ,  伊藤厚雄 ,  田中好一 ,  川合信 ,  飛坂優二 ,  田村博

IPC: H01L21/02 ,  H01L21/265 ,  H01L21/306 ,  H01L27/12

CPC classification number: H01L21/76254 ,  H01L21/30608

Abstract: 　イオン注入剥離法によって剥離した剥離面近傍のイオン注入層に存在するイオン注入欠陥層を効率的に除去し、基板の面内均一性を確保することができ、かつ低コスト化・高スループットを達成できるＳＯＩウェーハの製造方法を提供する。 　少なくとも、水素イオン又は希ガスイオンあるいはこれらの両方を注入してイオン注入層が形成されたシリコンウェーハまたは酸化膜付きシリコンウェーハとハンドルウェーハとが貼り合わされた貼り合わせ基板を準備する工程と、前記イオン注入層に沿って剥離を行うことで、前記シリコンウェーハを前記ハンドルウェーハに転写して、剥離後のＳＯＩウェーハを作製する工程と、前記剥離後のＳＯＩウェーハをアンモニア過酸化水素水に浸漬する工程と、前記アンモニア過酸化水素水に浸漬した前記剥離後のＳＯＩウェーハに、温度が９００°C以上の熱処理を行う工程及び／又は前記アンモニア過酸化水素水に浸漬した剥離後のＳＯＩウェーハのシリコン薄膜層をＣＭＰ研磨を行うことによって、１０～５０ｎｍ研磨する工程とを含むＳＯＩウェーハの製造方法。

Abstract translation: 公开了一种能够有效地去除通过离子注入剥离法剥离的剥离面附近的离子注入层中存在的离子注入缺陷层的SOI晶片的制造方法，能够确保基板的面内均匀性， 可以实现降低成本，提高吞吐量。 制造SOI晶片的方法至少包括提供包括硅晶片或硅晶片的层叠基板与氧化膜的步骤，其中通过注入氢离子形成离子注入层，稀有气体离子 ，或氢离子和稀有气体离子两者以及堆叠在硅晶片上的处理晶片，沿着离子注入层进行剥离以将硅晶片转移到处理晶片上并由此形成分离的SOI晶片的步骤 ，将分离的SOI晶片浸渍在氨过氧化氢水中的步骤，以及在900℃以上的温度下浸渍在氨过氧化氢水中的分离SOI晶片进行热处理和/或对 分离的SOI晶片的薄膜层浸在氨过氧化氢水中，以CMP研磨10〜50nm的厚度。

公开(公告)号：WO2009106177A1

公开(公告)日：2009-09-03

申请号：PCT/EP2008/066854

申请日：2008-12-05

Applicant: S.O.I.TEC SILICON ON INSULATOR TECHNOLOGIES ,  COMMISSARIAT A L'ENERGIE ATOMIQUE ,  SOTTA, David ,  EL FARHANE, Rebha ,  MAZEN, Frederic

Inventor： SOTTA, David ,  EL FARHANE, Rebha ,  MAZEN, Frederic

IPC: H01L21/762

CPC classification number: H01L21/76254

Abstract: The present invention relates to a method for transferring a layer (12) by the formation of an embhttlement area in a source substrate (10) onto a support substrate (30), comprising the successive steps of: (a) formation of a bonding layer (20) on the source substrate (10), (b) implantation of ions from a first species in the source substrate (10) through the bonding layer (20), so as to form an embrittlement area defining the layer (12) to transfer, (c) placement of the bonding layer (20) and the support substrate (30) in close contact, (d) fracturing of the source substrate (10) along the embrittlement area so as to transfer the layer (12) onto the support substrate (30). Said method comprises, before step (a), the implantation of ions from a second species in the source substrate (10) so as to form said embrittlement area.

Abstract translation: 本发明涉及一种通过在源基片（10）中形成位于支撑基片（30）上的遮光区域来传送层（12）的方法，包括以下连续步骤：（a）形成粘结层 （20）上的源极（20），（b）通过所述接合层（20）将源极衬底（10）中的第一种类离子注入，以形成限定所述层（12）的脆化区域 转移，（c）接合层（20）和支撑衬底（30）的紧密接触放置，（d）沿着脆化区域压裂源衬底（10），以将层（12）转移到 支撑基板（30）。 所述方法在步骤（a）之前包括从源底物（10）中的第二种类注入离子以形成所述脆化区域。

公开(公告)号：WO2009095380A1

公开(公告)日：2009-08-06

申请号：PCT/EP2009/050878

申请日：2009-01-27

Applicant: S.O.I.TEC SILICON ON INSULATOR TECHNOLOGIES ,  RADU, Ionut ,  KONONCHUK, Oleg ,  BOURDELLE, Konstantin

Inventor： RADU, Ionut ,  KONONCHUK, Oleg ,  BOURDELLE, Konstantin

IPC: H01L21/20 ,  H01L21/762

CPC classification number: H01L21/76254 ,  H01L21/2007 ,  H01L21/76256

Abstract: The invention relates to a method for manufacturing heterostructures for applications in the fields of electronics, optics or opto-electronics. This method is remarkable in that it consists of : - forming and/or depositing a silicon oxide Siθ2 layer (3, 4) with a thickness of less than or equal to 25 nanometers on a donor substrate (1) and/or on a receiver substrate (2), - submitting this or these substrates (1, 2) to a treatment at a temperature comprised between 9000C and 1,2000C, under an atmosphere containing at least argon and/or hydrogen and no oxygen, in order to form in said silicon oxide layer (3, 4), trapping holes (30, 40), - bonding both substrates (1, 2), - carrying out annealing for reinforcing the bonding interface (5) at low temperature, said trapping holes (30, 40) being capable of retaining the gas species present at this interface, - transferring a portion (14) of the donor substrate (1), onto the receiver substrate (2).

Abstract translation: 本发明涉及一种用于制造用于电子学，光学或光电子领域的异质结构的方法。 该方法是显着的，其包括：在施主衬底（1）上和/或在其上形成和/或沉积厚度小于或等于25纳米的氧化硅Si 2层（3,4） 接收器基板（2），在含有至少氩气和/或氢气和不含氧气体的气氛下，将该基板或这些基板（1,2）置于950℃至1200℃的温度下进行处理，以便 在所述氧化硅层（3,4）中形成捕集孔（30,40）， - 结合两个基板（1,2）， - 在低温下执行用于加强所述接合界面（5）的退火，所述捕集孔（ 30,40）能够保留存在于该界面处的气体种类， - 将施主衬底（1）的一部分（14）转移到接收衬底（2）上。

公开(公告)号：WO2009047351A1

公开(公告)日：2009-04-16

申请号：PCT/EP2008/063679

申请日：2008-10-10

Applicant: S.O.I.TEC SILICON ON INSULATOR TECHNOLOGIES ,  HEBRAS, Xavier

Inventor： HEBRAS, Xavier

IPC: H01L21/762 ,  H01L21/265 ,  H01L21/74 ,  H01L21/316 ,  H01L21/306

CPC classification number: H01L21/76254 ,  H01L21/26506 ,  H01L21/324 ,  H01L21/76256 ,  H01L27/1203 ,  H01L29/78 ,  H01L29/78603

Abstract: The invention relates to a method for making a substrate of the semiconductor on insulator (SeOI) type, comprising an integrated ground plane (5) under the insulating layer (3, 4), this substrate being intended to be used in making electronic components. This method is remarkable in that it comprises the steps of : implanting atoms and/or ions of a metal, in at least one portion of a semiconducting receiver substrate (D, carrying out a heat treatment of said receiver substrate (1) in order to obtain an integrated ground plane (5) on or in at least one portion of said receiver substrate (1), transferring an active layer (23) stemming from a semiconducting donor substrate onto said receiver substrate (1), an insulating layer (3, 4) being inserted in between said donor and receiver (1) substrates, so as to obtain said substrate with an integrated ground plane (5).

Abstract translation: 本发明涉及一种用于制造绝缘体上半导体（SeOI）类型的衬底的方法，包括在绝缘层（3,4）下方的集成接地平面（5），该衬底旨在用于制造电子部件。 该方法是显着的，其包括以下步骤：在半导体接收器衬底的至少一部分（D，进行所述接收器衬底（1）的热处理）中注入金属的原子和/或离子，以便 在所述接收器衬底（1）的至少一部分上或之中获得集成接地平面（5），将源自半导电施主衬底的有源层（23）传送到所述接收器衬底（1）上， 4）插入在所述供体和接收器（1）衬底之间，以便获得具有集成接地平面（5）的所述衬底。

公开(公告)号：WO2005104192A3

公开(公告)日：2009-04-09

申请号：PCT/US2005013609

申请日：2005-04-21

Applicant: CALIFORNIA INST OF TECHN ,  ATWATER HARRY A JR ,  ZAHLER JAMES

Inventor： ATWATER HARRY A JR ,  ZAHLER JAMES

IPC: H01L21/30 ,  H01L21/02 ,  H01L21/20 ,  H01L21/46 ,  H01L21/762

CPC classification number: H01L21/2007 ,  H01L21/76254

Abstract: A method of making a virtual substrate includes providing a device substrate (1) of a first material containing a device layer (2) of a second material different from the first material located over a first side of the device substrate, implanting ions (10) into the device substrate such that a damaged region (1b) is formed in the device substrate below the device layer, bonding the device layer to a handle substrate (4), and separating at least a portion of the device substrate from the device layer bonded to the handle substrate along the damaged region to form a virtual substrate comprising the device layer bonded to the handle substrate.

Abstract translation: 一种制造虚拟衬底的方法包括提供第一材料的器件衬底（1），该器件衬底包含不同于位于器件衬底的第一侧上的第一材料的第二材料的器件层（2），注入离子（10） 进入器件基板，使得在器件层下面的器件衬底中形成损坏区域（1b），将器件层接合到处理衬底（4）上，并将器件衬底的至少一部分与器件层接合 沿着损伤区域到达手柄基板，以形成包括结合到手柄基板的器件层的虚拟基板。

公开(公告)号：WO2009042547A1

公开(公告)日：2009-04-02

申请号：PCT/US2008/077240

申请日：2008-09-22

Applicant: FAIRCHILD SEMICONDUCTOR CORPORATION ,  WANG, Qi ,  LI, Minhua ,  SOKOLOV, Yuri

Inventor： WANG, Qi ,  LI, Minhua ,  SOKOLOV, Yuri

IPC: H01L29/76

CPC classification number: H01L29/7813 ,  H01L21/30608 ,  H01L21/76254 ,  H01L29/045 ,  H01L29/407 ,  H01L29/41741 ,  H01L29/66348 ,  H01L29/66363 ,  H01L29/66734

Abstract: A method of forming a semiconductor device on a heavily doped P-type (110) semiconductor layer over a metal substrate includes providing a first support substrate and forming a P-type heavily doped (110) silicon layer overlying the first support substrate. At least a top layer of the first support substrate is removable by a selective etching process with respect to the P-type heavily doped (110) silicon layer. A vertical semiconductor device structure is formed in and over the (110) silicon layer. The vertical device structure includes a top metal layer and is characterized by a current conduction in a direction. The method includes bonding a second supporting substrate to the top metal layer and removing the first support substrate using a mechanical grinding and a selective etching process to expose a surface of the P-type heavily doped (110) silicon layer and to allow a metal layer to be formed on the surface.

Abstract translation: 在金属衬底上的重掺杂P型（110）半导体层上形成半导体器件的方法包括提供第一支撑衬底和形成覆盖在第一支撑衬底上的P型重掺杂（110）硅层。 至少第一支撑衬底的顶层可通过相对于P型重掺杂（110）硅层的选择性蚀刻工艺而移除。 在（110）硅层中和上方形成垂直半导体器件结构。 垂直装置结构包括顶部金属层，其特征在于沿<110>方向的电流传导。 该方法包括将第二支撑衬底接合到顶部金属层并且使用机械研磨和选择性蚀刻工艺去除第一支撑衬底以暴露P型重掺杂（110）硅层的表面，并允许金属层 在表面上形成。

公开(公告)号：WO2009034358A2

公开(公告)日：2009-03-19

申请号：PCT/GB2008003122

申请日：2008-09-12

Applicant: QUENN S UNIVERSITY OF BELFAST ,  MCCULLOUGH ROBERT WILLIAM ,  GAMBLE HAROLD SAMUEL ,  GHITA MIHAELA

Inventor： MCCULLOUGH ROBERT WILLIAM ,  GAMBLE HAROLD SAMUEL ,  GHITA MIHAELA

CPC classification number: H01L21/76254

Abstract: A method of trapping hydrogen in a material (1) which comprises an epitaxially-grown hydrogen-trapping substance forming a hydrogen- trapping region, the method comprising bombarding the material (1) with hydrogen atoms substantially all of which have an energy in the range of approximately 0.05 eV to approximately 0.1 eV, and allowing at least some of the hydrogen atoms to interact with the hydrogen-trapping region, effecting trapping of at least some of the hydrogen atoms in the hydrogen-trapping region of the material (1).

Abstract translation: 一种在包含外延生长的氢捕获物质的材料（1）中捕获氢的方法，所述材料形成捕集氢的区域，所述方法包括用氢原子轰击所述材料（1），所述氢原子基本上全部具有在所述范围内的能量 约0.05eV至约0.1eV，并且允许至少一些氢原子与氢捕获区相互作用，从而实现捕获材料（1）的氢捕获区中的至少一些氢原子。

公开(公告)号：WO2009029264A1

公开(公告)日：2009-03-05

申请号：PCT/US2008/010135

申请日：2008-08-27

Applicant: CORNING INCORPORATED ,  GADKAREE, Kishor P. ,  STOCKER, Mark A.

Inventor： GADKAREE, Kishor P. ,  STOCKER, Mark A.

IPC: H01L21/762

CPC classification number: H01L21/76254

Abstract: Methods and apparatus for re-using a semiconductor donor wafer in a semiconductor-on-insulator (SOI) fabrication process provide for: (a) subjecting a first implantation surface of a donor semiconductor wafer to an ion implantation process to create a first exfoliation layer of the donor semiconductor wafer; (b) bonding the first implantation surface of the first exfoliation layer to a first insulator substrate; (c) separating the first exfoliation layer from the donor semiconductor wafer, thereby exposing a first cleaved surface of the donor semiconductor wafer, the first cleaved surface having a first damage thickness; and (d) subjecting the first cleaved surface of the donor semiconductor wafer to one or more elevated temperatures over time to reduce the first damage thickness to a sufficient level to produce a second implantation surface.

Abstract translation: 在半导体绝缘体（SOI）制造工艺中重新使用半导体施主晶片的方法和装置提供：（a）使施主半导体晶片的第一注入表面经受离子注入工艺以产生第一剥离层 的供体半导体晶片; （b）将第一剥离层的第一注入表面接合到第一绝缘体基板; （c）将第一剥离层与施主半导体晶片分离，从而暴露施主半导体晶片的第一切割表面，第一裂解表面具有第一损伤厚度; 和（d）使供体半导体晶片的第一切割表面经历一个或多个升高的​​温度随时间而将第一损伤厚度减小到足够的水平以产生第二注入表面。

公开(公告)号：WO2008148882A2

公开(公告)日：2008-12-11

申请号：PCT/EP2008057110

申请日：2008-06-06

Applicant: SOITEC SILICON ON INSULATOR ,  COMMISSARIAT ENERGIE ATOMIQUE ,  SIGNAMARCHEIX THOMAS ,  FOURNEL FRANCK ,  MORICEAU HUBERT

Inventor： SIGNAMARCHEIX THOMAS ,  FOURNEL FRANCK ,  MORICEAU HUBERT

IPC: H01L21/762 ,  H01L21/8258

CPC classification number: H01L21/8258 ,  H01L21/76254 ,  H01L21/823807 ,  H01L21/823878 ,  H01L21/84

Abstract: The invention concerns a method for producing a hybrid substrate, comprising a support substrate (40), a continuous buried insulator layer (42) and, on this layer, a hybrid layer (26 ) comprising alternating zones of a first material (26) and at least one second material (32), wherein these two materials are different by their nature and/or their crystallographic characteristics, said method comprising: - the formation of a hybrid layer (26), comprising alternating zones of first and second materials, on a homogeneous substrate (22), - the assembly of this hybrid layer, the continuous insulator layer (42) and the support substrate (40), - the elimination of a part at least of the homogeneous substrate (40), before or after the assembly step.

Abstract translation: 本发明涉及一种用于生产混合基板的方法，其包括支撑基板（40），连续掩埋绝缘体层（42），并且在该层上，混合层（26）包括交替的第一材料（26）和 至少一个第二材料（32），其中这两种材料的性质和/或它们的晶体学特性是不同的，所述方法包括： - 形成混合层（26），其包含第一和第二材料的交替区域， 均质基底（22）， - 该混合层，连续绝缘体层（42）和支撑基底（40）的组装，至少在同质基底（40）的部分消除之前或之后 组装步骤