公开(公告)号：WO2006053163A2

公开(公告)日：2006-05-18

申请号：PCT/US2005/040826

申请日：2005-11-10

Applicant: SPANSION LLC ,  AVANZINO, Steven ,  SOKOLIK, Igor ,  PANGRLE, Suzette, K. ,  TRIPSAS, Nicholas, H. ,  SHIELDS, Jeffrey, A.

Inventor： AVANZINO, Steven ,  SOKOLIK, Igor ,  PANGRLE, Suzette, K. ,  TRIPSAS, Nicholas, H. ,  SHIELDS, Jeffrey, A.

CPC classification number: H01L45/085 ,  H01L45/1233 ,  H01L45/146 ,  H01L45/16

Abstract: A method of fabricating an electronic structure by providing a conductive layer (102), providing a dielectric layer (100) over the conductive layer (102), providing first and second openings (104, 106) through the dielectric layer (100), providing first and second conductive bodies (108, 110) in the first and second openings (104, 106) respectively and in contact with the conductive layer (102), providing a memory structure (126) over the first conductive body (108), providing a protective element (134) over the memory structure (126), and undertaking processing on the second conductive body (110).

Abstract translation: 通过提供导电层（102），在导电层（102）上提供介电层（100），提供贯穿导电层（102）的第一和第二开口（104,106）来制造电子结构的方法， 所述介电层（100）分别在所述第一开口（104）和所述第二开口（106）中提供第一导电体和第二导电体（108,110）并且与所述导电层（102）接触;在所述第一开口 第一导电体（108），在存储器结构（126）上提供保护元件（134），并且在第二导电体（110）上进行处理。

公开(公告)号：WO2008033332A3

公开(公告)日：2008-09-18

申请号：PCT/US2007019710

申请日：2007-09-10

Applicant: ADVANCED MICRO DEVICES INC ,  SPANSION LLC ,  PANGRLE SUZETTE K ,  AVANZINO STEVEN ,  HADDAD SAMEER ,  VANBUSKIRK MICHAEL ,  RATHOR MANUJ ,  XIE JAMES ,  SONG KEVIN ,  MARRIAN CHRISTIE ,  CHOO BRYAN ,  WANG FEI ,  SHIELDS JEFFREY A

Inventor： PANGRLE SUZETTE K ,  AVANZINO STEVEN ,  HADDAD SAMEER ,  VANBUSKIRK MICHAEL ,  RATHOR MANUJ ,  XIE JAMES ,  SONG KEVIN ,  MARRIAN CHRISTIE ,  CHOO BRYAN ,  WANG FEI ,  SHIELDS JEFFREY A

IPC: H01L45/00 ,  G11C16/02 ,  H01L27/24

CPC classification number: H01L45/04 ,  H01L27/2436 ,  H01L45/1233 ,  H01L45/146 ,  H01L45/1633 ,  H01L45/1675 ,  H01L45/1683

Abstract: A present method of fabricating a memory device includes the steps of providing a dielectric layer (110), providing an opening (1 12) in the dielectric layer (110), providing a first conductive body ( 116A) in the opening (112), providing a switching body ( 118A) in the opening (112), the first conductive body ( 116A) and switching body (118A) filling the opening (112), and providing a second conductive body (120A) over the switching body (118A). In an alternate embodiment, a second dielectric layer (150) is provided over the first-mentioned dielectric layer (110), and the switching body (156A) is provided in an opening (152) in the second dielectric layer (150).

Abstract translation: 制造存储器件的现有方法包括提供电介质层（110）的步骤，在电介质层（110）中提供开口（112），在开口（112）中提供第一导电体（116A）， 在所述开口（112）中设置切换主体（118A），所述第一导电体（116A）和切换主体（118A）填充所述开口（112），并且在所述开关体（118A）之上提供第二导电体（120A） 。 在替代实施例中，在第一介电层（110）上提供第二介电层（150），并且开关体（156A）设置在第二介电层（150）的开口（152）中。

公开(公告)号：WO2006104824A2

公开(公告)日：2006-10-05

申请号：PCT/US2006/010545

申请日：2006-03-24

Applicant: SPANSION LLC ,  LAN, Zhida ,  HADDAD, Sameer ,  AVANZINO, Steven

Inventor： LAN, Zhida ,  HADDAD, Sameer ,  AVANZINO, Steven

IPC: H01L45/00 ,  G11C13/02

CPC classification number: G11C13/0009 ,  G11C2213/11 ,  G11C2213/15 ,  G11C2213/34 ,  G11C2213/56 ,  H01L45/085 ,  H01L45/1233 ,  H01L45/146 ,  H01L45/1641 ,  H01L2924/0002 ,  H01L2924/00

Abstract: The present memory device (130) include first and second electrodes (132, 138), a passive layer (134) between the first and second electrodes (132, 138), and an active layer (136) between the first and second electrodes (132, 138) and into which ions from the passive layer (134) may be provided, and from which the ions may be provided into the passive layer (134). The active layer (136) is made up of a base material and an impurity therein. The combined the material and impurity have a lower diffusion coefficient than the base material alone.

Abstract translation: 本存储器件（130）包括第一和第二电极（132,138），位于第一和第二电极（132,138）之间的无源层（134）和第一和第二电极之间的有源层（136） 132，138），并且可以提供来自被动层（134）的离子，并且离子可从该离子提供到被动层（134）中。 有源层（136）由基材和杂质构成。 材料和杂质的组合具有比单独的基材更低的扩散系数。

公开(公告)号：WO2008033332A2

公开(公告)日：2008-03-20

申请号：PCT/US2007/019710

申请日：2007-09-10

Applicant: ADVANCED MICRO DEVICES, INC. ,  SPANSION LLC ,  PANGRLE, Suzette, K. ,  AVANZINO, Steven ,  HADDAD, Sameer ,  VANBUSKIRK, Michael ,  RATHOR, Manuj ,  XIE, James ,  SONG, Kevin ,  MARRIAN, Christie ,  CHOO, Bryan ,  WANG, Fei ,  SHIELDS, Jeffrey, A.

Inventor： PANGRLE, Suzette, K. ,  AVANZINO, Steven ,  HADDAD, Sameer ,  VANBUSKIRK, Michael ,  RATHOR, Manuj ,  XIE, James ,  SONG, Kevin ,  MARRIAN, Christie ,  CHOO, Bryan ,  WANG, Fei ,  SHIELDS, Jeffrey, A.

IPC: H01L45/00

CPC classification number: H01L45/04 ,  H01L27/2436 ,  H01L45/1233 ,  H01L45/146 ,  H01L45/1633 ,  H01L45/1675 ,  H01L45/1683

Abstract: A present method of fabricating a memory device includes the steps of providing a dielectric layer (110), providing an opening (1 12) in the dielectric layer (110), providing a first conductive body ( 116A) in the opening (112), providing a switching body ( 118A) in the opening (112), the first conductive body ( 116A) and switching body (118A) filling the opening (112), and providing a second conductive body (120A) over the switching body (118A). In an alternate embodiment, a second dielectric layer (150) is provided over the first-mentioned dielectric layer (110), and the switching body (156A) is provided in an opening (152) in the second dielectric layer (150).

Abstract translation: 制造存储器件的当前方法包括以下步骤：提供介电层（110），在介电层（110）中提供开口（112），提供第一导电体（116A ）在开口（112）中，在开口（112）中提供切换主体（118A），第一导电主体（116A）和开关主体（118A）填充开口（112），并且提供第二导电主体（120A ）在切换体（118A）上方。 在替代实施例中，在第一介电层（110）上提供第二介电层（150），并且在第二介电层（150）中的开口（152）中提供开关体（156A） / p>

公开(公告)号：WO2006104824A3

公开(公告)日：2007-02-22

申请号：PCT/US2006010545

申请日：2006-03-24

Applicant: SPANSION LLC ,  LAN ZHIDA ,  HADDAD SAMEER ,  AVANZINO STEVEN

Inventor： LAN ZHIDA ,  HADDAD SAMEER ,  AVANZINO STEVEN

IPC: H01L45/00 ,  G11C13/02

CPC classification number: G11C13/0009 ,  G11C2213/11 ,  G11C2213/15 ,  G11C2213/34 ,  G11C2213/56 ,  H01L45/085 ,  H01L45/1233 ,  H01L45/146 ,  H01L45/1641 ,  H01L2924/0002 ,  H01L2924/00

Abstract: The present memory device (130) include first and second electrodes (132, 138), a passive layer (134) between the first and second electrodes (132, 138), and an active layer (136) between the first and second electrodes (132, 138) and into which ions from the passive layer (134) may be provided, and from which the ions may be provided into the passive layer (134). The active layer (136) is made up of a base material and an impurity therein. The combined the material and impurity have a lower diffusion coefficient than the base material alone.

Abstract translation: 本存储器件（130）包括第一和第二电极（132,138），位于第一和第二电极（132,138）之间的无源层（134）和第一和第二电极之间的有源层（136） 132，138），并且可以提供来自被动层（134）的离子，并且离子可从该离子提供到被动层（134）中。 有源层（136）由基材和杂质构成。 材料和杂质的组合具有比单独的基材更低的扩散系数。

公开(公告)号：WO2006026091A1

公开(公告)日：2006-03-09

申请号：PCT/US2005/028337

申请日：2005-08-08

Applicant: SPANCION LLC ,  NGO, Minh-Van ,  AVANZINO, Steven ,  PHAM, Hieu, Trung ,  HUERTAS, Robert, A.

Inventor： NGO, Minh-Van ,  AVANZINO, Steven ,  PHAM, Hieu, Trung ,  HUERTAS, Robert, A.

IPC: H01L21/318 ,  C23C16/34 ,  H01L21/768

CPC classification number: H01L21/0217 ,  C23C16/345 ,  H01L21/02068 ,  H01L21/02274 ,  H01L21/31144 ,  H01L21/3185 ,  H01L21/321 ,  H01L21/76834 ,  H01L21/7684 ,  H01L21/76849

Abstract: For forming an IC (integrated circuit) structure over a conductive surface (208), a hard-mask (252) is deposited on the conductive surface (208) with a low temperature in a range of from about 220° Celsius to about 320° Celsius for minimized formation of hillocks. Generally, formation of hillocks and bubbles from deposition of the hard-mask (252) are minimized on the conductive surface (208). The hard-mask (252) is etched away from the conductive surface (208), and the IC structure (254, 256, 258, 262) is formed over the conductive surface (208) after the hard-mask (252) is etched away.

Abstract translation: 为了在导电表面（208）上形成IC（集成电路）结构，在导电表面（208）上以约220℃至约320℃的低温沉积硬掩模（252） 摄氏度，以最小化形成的小丘。 通常，在导电表面（208）上最小化由硬掩模（252）沉积形成的小丘和气泡。 硬掩模（252）被蚀刻远离导电表面（208），并且在硬掩模（252）被蚀刻之后，在导电表面（208）上形成IC结构（254,256,258,262） 远。

公开(公告)号：WO2006053163A3

公开(公告)日：2006-08-03

申请号：PCT/US2005040826

申请日：2005-11-10

Applicant: SPANSION LLC ,  AVANZINO STEVEN ,  SOKOLIK IGOR ,  PANGRLE SUZETTE K ,  TRIPSAS NICHOLAS H ,  SHIELDS JEFFREY A

Inventor： AVANZINO STEVEN ,  SOKOLIK IGOR ,  PANGRLE SUZETTE K ,  TRIPSAS NICHOLAS H ,  SHIELDS JEFFREY A

IPC: H01L45/00

CPC classification number: H01L45/085 ,  H01L45/1233 ,  H01L45/146 ,  H01L45/16

Abstract: A method of fabricating an electronic structure by providing a conductive layer (102), providing a dielectric layer (100) over the conductive layer (102), providing first and second openings (104, 106) through the dielectric layer (100), providing first and second conductive bodies (108, 110) in the first and second openings (104, 106) respectively and in contact with the conductive layer (102), providing a memory structure (126) over the first conductive body (108), providing a protective element (134) over the memory structure (126), and undertaking processing on the second conductive body (110).

Abstract translation: 一种通过提供导电层（102）制造电子结构的方法，在导电层（102）上提供介电层（100），通过介电层（100）提供第一和第二开口（104,106），提供 分别在第一和第二开口（104,106）中并与导电层（102）接触的第一和第二导电体（108,110），在第一导电体（108）上提供存储结构（126），提供 在所述存储器结构（126）上方的保护元件（134），并且对所述第二导电体（110）进行处理。

公开(公告)号：WO2006055482A1

公开(公告)日：2006-05-26

申请号：PCT/US2005/041173

申请日：2005-11-10

Applicant: SPANSION LLC ,  TRIPSAS, Nicholas, H. ,  BILL, Colin, S. ,  VANBUSKIRK, Michael, A. ,  BUYNOSKI, Matthew ,  FANG, Tzu-Ning ,  CAI, Wei, Daisy ,  PANGRLE, Suzette, K. ,  AVANZINO, Steven

Inventor： TRIPSAS, Nicholas, H. ,  BILL, Colin, S. ,  VANBUSKIRK, Michael, A. ,  BUYNOSKI, Matthew ,  FANG, Tzu-Ning ,  CAI, Wei, Daisy ,  PANGRLE, Suzette, K. ,  AVANZINO, Steven

IPC: H01L27/10 ,  H01L27/102

CPC classification number: G11C13/003 ,  G11C13/0002 ,  G11C13/0007 ,  G11C2213/56 ,  G11C2213/72 ,  G11C2213/74 ,  G11C2213/76 ,  H01L27/101 ,  H01L27/1021

Abstract: The present memory structure includes thereof a first conductor (BL), a second conductor (WL), a resistive memory cell (130) connected to the second conductor (WL), a first diode (134) connected to the resistive memory cell (130) and the first conductor (BL), and oriented in the forward direction from the resistive memory cell (130) to the first conductor (BL), and a second diode (132) connected to the resistive memory cell (130) and the first conductor (BL), in parallel with the first diode (134), and oriented in the reverse direction from the resistive memory cell (130) to the first conductor (BL). The first and second diodes (134, 132) have different threshold voltages.

Abstract translation: 本存储器结构包括第一导体（BL），第二导体（WL），连接到第二导体（WL）的电阻性存储单元（130），连接到电阻式存储单元（130）的第一二极管 ）和第一导体（BL），并且从正向方向从电阻性存储单元（130）定向到第一导体（BL）;以及第二二极管（132），连接到电阻性存储单元（130）和第一 导体（BL），与第一二极管（134）并联，并且从电阻式存储单元（130）到第一导体（BL）的反向定向。 第一和第二二极管（134,132）具有不同的阈值电压。