公开(公告)号：WO2019104012A1

公开(公告)日：2019-05-31

申请号：PCT/US2018/061969

申请日：2018-11-20

Applicant: TEXAS INSTRUMENTS INCORPORATED ,  TEXAS INSTRUMENTS JAPAN LIMITED

Inventor： LEE, Dong, Seup ,  KONDO, Yoshikazu ,  HAO, Pinghai ,  PENDHARKAR, Sameer

IPC: H01L29/778 ,  H01L21/336

CPC classification number: H01L21/28264 ,  H01L21/0217 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/4236 ,  H01L29/42368 ,  H01L29/512 ,  H01L29/518 ,  H01L29/66462 ,  H01L29/7786 ,  H01L29/7787

Abstract: In some embodiments, an apparatus includes: a first layer (145) with a first surface (144); and a second surface opposite to the first surface. The apparatus also includes a second layer (140) having: a third surface interfacing the second surface; and a fourth surface opposite the third surface. The apparatus further includes a third layer (150) having: a fifth surface interfacing the fourth surface; and a sixth surface opposite the fifth surface. The apparatus also includes a fourth layer (160) having a seventh surface interfacing the sixth surface to form a heteroj unction, which generates a two-dimensional electron gas channel formed in the fourth layer. Further, the apparatus includes a recess (146, 147, 149) that extends from the first surface to the fifth surface.

公开(公告)号：WO2018044727A1

公开(公告)日：2018-03-08

申请号：PCT/US2017/048689

申请日：2017-08-25

Applicant: TOKYO ELECTRON LIMITED ,  TOKYO ELECTRON U.S. HOLDINGS, INC.

Inventor： SHERPA, Sonam D. ,  RANJAN, Alok

IPC: H01L21/3065 ,  H01L21/3213 ,  H01L21/311

CPC classification number: H01L21/0338 ,  H01J37/32091 ,  H01J37/321 ,  H01J37/32128 ,  H01J37/32715 ,  H01J2237/334 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/0332 ,  H01L21/0335 ,  H01L21/0337 ,  H01L21/31116 ,  H01L21/67069

Abstract: A method of preparing a self-aligned block (SAB) structure is described. The method includes providing a substrate having raised features defined by a first material containing silicon nitride and a second material containing silicon oxide formed on side walls of the first material, and a third material containing an organic material covering some of the raised features and exposing some raised features according to a block pattern formed in the third material. The method further includes forming a first chemical mixture by plasma-excitation of a first process gas, and exposing the first material on the substrate to the first chemical mixture. Thereafter, the method includes forming a second chemical mixture by plasma-excitation of a second process gas, and exposing the first material on the substrate to the second plasma-excited process gas to selectively etch the first material relative to the second and third material.

Abstract translation: 描述了制备自对准块（SAB）结构的方法。 该方法包括提供具有由包含氮化硅的第一材料和形成在第一材料的侧壁上的包含氧化硅的第二材料限定的凸起特征的衬底以及包含有机材料的第三材料，所述有机材料覆盖一些凸起特征并且暴露一些 根据在第三材料中形成的块图案提升特征。 该方法进一步包括通过第一处理气体的等离子体激发形成第一化学混合物，并且将衬底上的第一材料暴露于第一化学混合物。 此后，该方法包括通过第二处理气体的等离子体激发来形成第二化学混合物，并且将衬底上的第一材料暴露于第二等离子体激发的处理气体以相对于第二和第三材料选择性地蚀刻第一材料。

公开(公告)号：WO2018032579A1

公开(公告)日：2018-02-22

申请号：PCT/CN2016/100576

申请日：2016-09-28

Applicant: 深圳市华星光电技术有限公司

Inventor： 张晓星 ,  周星宇 ,  徐源竣

IPC: H01L21/77 ,  H01L27/12

CPC classification number: H01L27/1277 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/02532 ,  H01L21/02592 ,  H01L21/02675 ,  H01L21/02686 ,  H01L21/26513 ,  H01L21/31155 ,  H01L21/77 ,  H01L27/12 ,  H01L27/1218 ,  H01L27/1222 ,  H01L27/124 ,  H01L27/1248 ,  H01L27/1251 ,  H01L27/1285 ,  H01L27/3246 ,  H01L27/3248 ,  H01L27/3262 ,  H01L29/167 ,  H01L29/42364 ,  H01L29/66757 ,  H01L29/66765 ,  H01L29/78675 ,  H01L29/78678 ,  H01L51/56 ,  H01L2227/323

Abstract: 提供一种TFT基板的制备方法，TFT基板中含有驱动TFT区域和显示TFT区域，两个TFT区域采用不同的制造技术，以满足不同TFT的需求。TFT基板的制备方法主要包括制作第一非晶硅层（21），得到驱动TFT区域；制作第二非晶硅层（61），得到显示TFT区域；然后沉积钝化层（9）、平坦层（10），进一步处理完成TFT基板的制备。

公开(公告)号：WO2017048911A1

公开(公告)日：2017-03-23

申请号：PCT/US2016/051868

申请日：2016-09-15

Applicant: APPLIED MATERIALS, INC.

Inventor： CHAN, Kelvin ,  CHEN, Yihong ,  MALLICK, Abhijit Basu

IPC: H01L21/02 ,  H01L21/205 ,  H01L21/28

CPC classification number: H01L21/0228 ,  C23C16/04 ,  C23C16/345 ,  C23C16/45525 ,  H01L21/0217 ,  H01L21/02186 ,  H01L21/02271 ,  H01L21/28562 ,  H01L21/306 ,  H01L21/32 ,  H01L21/76826 ,  H01L21/76829

Abstract: Methods for selectively depositing films by atomic layer deposition are disclosed. Substrate surfaces are passivated by hydrosilylation to prevent deposition and allow selective deposition on unpassivated surfaces.

Abstract translation: 公开了通过原子层沉积来选择性沉积膜的方法。 通过氢化硅烷化钝化底物表面以防止沉积并允许在未钝化的表面上进行选择性沉积。

公开(公告)号：WO2016205196A2

公开(公告)日：2016-12-22

申请号：PCT/US2016/037370

申请日：2016-06-14

Applicant: AIR PRODUCTS AND CHEMICALS, INC.

Inventor： LEI, Xinjian ,  LI, Jianheng ,  LEHMANN, John, Francis ,  COOPER, Alan, Charles

IPC: C23C16/455 ,  C23C14/10 ,  C23C14/06 ,  C23C16/24 ,  C23C16/34 ,  C23C16/40 ,  C23C16/36 ,  C07F7/02

CPC classification number: C23C16/45553 ,  C07F7/02 ,  C23C16/24 ,  C23C16/345 ,  C23C16/36 ,  C23C16/402 ,  C23C16/45536 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/02211 ,  H01L21/02274 ,  H01L21/0228 ,  H01L21/02532 ,  H01L21/0262 ,  H01L21/32055

Abstract: Halidosilane compounds, processes for synthesizing halidosilane compounds, compositions comprising halidosilane precursors, and processes for depositing silicon- containing films (e.g., silicon, amorphous silicon, silicon oxide, silicon nitride, silicon carbide, silicon oxynitride, silicon carbonitride, doped silicon films, and metal-doped silicon nitride films) using halidosilane precursors. Examples of halidosilane precursor compounds described herein, include, but are not limited to, monochlorodisilane (MCDS), monobromodisilane (MBDS), monoiododisilane (MIDS), monochlorotrisilane (MCTS), and monobromotrisilane (MBTS), monoiodotrisilane (MITS). Also described herein are methods for depositing silicon containing films such as, without limitation, silicon, amorphous silicon, silicon oxide, silicon nitride, silicon carbide, silicon oxynitride, silicon carbonitride, doped silicon films, and metal-doped silicon nitride films, at one or more deposition temperatures of about 500°C or less.

Abstract translation: 卤化硅烷化合物，合成卤代硅烷化合物的方法，包含卤代硅烷前体的组合物和沉积含硅膜（例如硅，非晶硅，氧化硅，氮化硅，碳化硅，氮氧化硅，碳氮化硅，掺杂硅膜和 使用卤代硅烷前体的金属掺杂氮化硅膜）。 本文所述的卤代硅烷前体化合物的实例包括但不限于一氯二硅烷（MCDS），一溴二硅烷（MBDS），一碘二硅烷（MIDS），一氯三硅烷（MCTS）和一溴三硅烷（MBTS），单碘三硅烷（MITS）。 本文还描述了一种用于沉积硅的方法，例如但不限于硅，非晶硅，氧化硅，氮化硅，碳化硅，氮氧化硅，碳氮化硅，掺杂的硅膜和金属掺杂的氮化硅膜 或更多的沉积温度为约500℃或更低。

公开(公告)号：WO2016179596A1

公开(公告)日：2016-11-10

申请号：PCT/US2016/031509

申请日：2016-05-09

Applicant: TEXAS INSTRUMENTS INCOPORATED ,  TEXAS INSTRUMENTS JAPAN LIMITED

Inventor： DELLAS, Nicholas, Stephen

IPC: H01L21/318 ,  C23C16/34 ,  H05K3/02

CPC classification number: H01L29/408 ,  B81B3/0072 ,  B81B2203/0118 ,  B81C1/00666 ,  B81C2201/0167 ,  H01L21/0217 ,  H01L21/02211 ,  H01L21/02271 ,  H01L21/3245 ,  H01L21/823864 ,  H01L23/291 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/402 ,  H01L29/665 ,  H01L29/6659 ,  H01L29/778 ,  H01L29/7787

Abstract: In described examples, a microelectronic device (102) contains a high performance silicon nitride layer, which is stoichiometric within 2 atomic percent, has a low stress of 600 MPa to 1000 MPa, and has a low hydrogen content, less than 5 atomic percent, formed by an LPCVD process. The LPCVD process uses ammonia NH3 and dichlorosilane DCS gases in a ratio of 4 to 6, at a pressure of 150 millitorr to 250 millitorr, and at a temperature of 800°C to 820°C.

Abstract translation: 在所述实施例中，微电子器件（102）包含化学计量在2原子％以内的高性能氮化硅层，具有600MPa〜1000MPa的低应力，低于5原子％的氢含量， 由LPCVD过程形成。 LPCVD方法使用氨的NH 3和二氯硅烷DCS气体，其比例为4至6，压力为150毫托，250毫托，温度为800℃至820℃。

公开(公告)号：WO2016135849A1

公开(公告)日：2016-09-01

申请号：PCT/JP2015/055206

申请日：2015-02-24

Applicant: 株式会社 東芝

Inventor： 関根　克行 ,  加藤　竜也 ,  荒井　史隆 ,  岩本　敏幸 ,  渡辺　優太 ,  坂本　渉 ,  糸川　寛志 ,  金子　明生

IPC: H01L21/8247 ,  H01L21/336 ,  H01L27/115 ,  H01L29/788 ,  H01L29/792

CPC classification number: H01L27/11556 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/02181 ,  H01L21/02271 ,  H01L21/02532 ,  H01L21/02592 ,  H01L21/0262 ,  H01L21/02636 ,  H01L21/28273 ,  H01L21/28562 ,  H01L21/28568 ,  H01L21/3065 ,  H01L21/31111 ,  H01L21/31116 ,  H01L21/76801 ,  H01L27/11519 ,  H01L29/1037 ,  H01L29/42324 ,  H01L29/456 ,  H01L29/4958 ,  H01L29/4966 ,  H01L29/4975 ,  H01L29/513 ,  H01L29/515 ,  H01L29/517 ,  H01L29/66666 ,  H01L29/7827 ,  H01L29/7883 ,  H01L29/7889

Abstract: 実施形態に係る半導体記憶装置は、第１方向に延びる半導体ピラーと、前記第１方向に対して交差した第２方向に延びる第１電極と、前記半導体ピラーと前記第１電極との間に設けられた第２電極と、前記半導体ピラーと前記第２電極との間に設けられた第１絶縁膜と、前記第１電極と前記第２電極との間、及び、前記第１電極の前記第１方向両側に設けられた第２絶縁膜と、前記第２電極と前記第２絶縁膜との間に設けられ、前記第１絶縁膜に接していない導電膜と、を備える。

Abstract translation: 根据本发明的实施例，该半导体存储装置设置有：沿第一方向延伸的半导体柱; 第一电极，沿与第一方向相交的第二方向延伸; 设置在所述半导体柱和所述第一电极之间的第二电极; 设置在所述半导体柱和所述第二电极之间的第一绝缘膜; 第二绝缘膜，设置在第一电极和第二电极之间，并且在第一电极侧的第一方向上; 以及设置在第二电极和第二绝缘膜之间并且不与第一绝缘膜接触的导电膜。

公开(公告)号：WO2016129438A1

公开(公告)日：2016-08-18

申请号：PCT/JP2016/052943

申请日：2016-02-01

Applicant: 日新電機株式会社

Inventor： 高橋　英治

IPC: H01L21/316 ,  C23C16/02 ,  C23C16/42 ,  C23C16/56 ,  H01L21/336 ,  H01L29/786

CPC classification number: H01L21/443 ,  C23C16/02 ,  C23C16/345 ,  C23C16/50 ,  C23C16/56 ,  H01L21/0217 ,  H01L21/02274 ,  H01L21/02565 ,  H01L21/0262 ,  H01L21/477 ,  H01L29/66969 ,  H01L29/786 ,  H01L29/7869

Abstract: 酸化物半導体膜上に直接フッ素化シリコン窒化膜を形成しても、当該酸化物半導体膜の電気抵抗の低下を抑制することができる膜形成方法を提供する。この膜形成方法は、基板上に酸化物半導体膜を有するものを準備して、酸素と水素の混合ガスであって水素の割合が８％以下（０は含まない）の混合ガスを用いてプラズマを生成して当該プラズマによって酸化物半導体膜の表面を処理する表面処理工程４０と、その後四フッ化シリコンガスおよび窒素ガスを含む原料ガスを用いてプラズマを生成するプラズマＣＶＤ法によって、上記酸化物半導体膜上にフッ素化シリコン窒化膜（ＳiＮ：Ｆ膜）を形成する成膜工程４２と、その後上記基板およびその上の膜を加熱するアニール工程４４とを備えている。

Abstract translation: 提供一种成膜方法，即使直接在氧化物半导体膜上形成氟化氮化硅膜，也可以使氧化物半导体膜的电阻降低最小化。 膜形成方法具有：制备在基板上包含氧化物半导体膜的物质的表面处理步骤40，使用含有氢的混合气体以8％以下的速度产生等离子体 （不包括0），等离子体用于处理氧化物半导体膜的表面; 其中通过等离子体CVD法在氧化物半导体膜上形成氟化氮化硅膜（SiN：F膜），其中使用含有四氟化硅气体和氮气的原料气体产生等离子体的成膜步骤42; 以及随后加热衬底及其上的膜的退火步骤44。

公开(公告)号：WO2016125626A1

公开(公告)日：2016-08-11

申请号：PCT/JP2016/052124

申请日：2016-01-26

Applicant: 株式会社日立国際電気

Inventor： 山▲ざき▼　恵信 ,  村田　慧 ,  森田　慎也

IPC: H01L21/31 ,  C23C16/42 ,  C23C16/44 ,  H01L21/02 ,  H01L21/318

CPC classification number: C23C16/455 ,  C23C16/345 ,  C23C16/4409 ,  C23C16/45519 ,  H01L21/02 ,  H01L21/0217 ,  H01L21/02211 ,  H01L21/02271 ,  H01L21/31 ,  H01L21/67017 ,  H01L21/67109 ,  H01L21/6732

Abstract: 　課題　炉口部周辺の副生成物の付着を抑制する。　解決手段　基板を処理する基板処理領域を内部に有する反応管と、反応管の下部に配置される炉口部と、を有し、反応管は、反応管の下方の外周側に突出する突出部と、反応管の下端から下方に延伸し、基板処理領域に対応する位置における反応管の厚さよりも厚く形成され、炉口部の内周面を覆う延伸部と、を有する。

Abstract translation: [问题]抑制副产物与炉喉部周边的粘附。 [解决方案]该基板处理装置具有反应管，其具有用于处理基板的基板处理区域和设置在反应管的下部的炉喉部，反应管具有突出部 反应管下部的外周侧和从反应管的下端向下延伸的延伸部，并且形成有比对应于反应管的位置处的反应管的厚度大的厚度 所述基板处理区域，所述延伸部分覆盖所述炉喉部分的内圆周表面。

公开(公告)号：WO2016115793A1

公开(公告)日：2016-07-28

申请号：PCT/CN2015/078866

申请日：2015-05-13

Applicant: 深圳市华星光电技术有限公司 ,  武汉华星光电技术有限公司

Inventor： 张占东

IPC: H01L51/56 ,  H01L51/52

CPC classification number: H01L27/1222 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/02271 ,  H01L21/02532 ,  H01L21/02592 ,  H01L21/02675 ,  H01L21/26506 ,  H01L21/28079 ,  H01L21/2855 ,  H01L21/28568 ,  H01L27/1218 ,  H01L27/1237 ,  H01L27/1248 ,  H01L27/1274 ,  H01L27/3262 ,  H01L29/66757 ,  H01L29/78675 ,  H01L51/50 ,  H01L2227/323

Abstract: 一种适用于AMOLED的TFT背板制作方法及结构。该方法包括：步骤1、提供一基板(10)，再沉积一缓冲层(20)；步骤2、在缓冲层(20)上依次形成有源层(30)、及栅极绝缘层(40)；步骤3、对栅极绝缘层(40)进行图案化处理，形成一凹陷部(401)；步骤4、形成开关薄膜晶体管(T10)的栅极(50)、及驱动薄膜晶体管(T20)的栅极(60)，开关薄膜晶体管(T10)的栅极(50)位于凹陷部(401)；步骤5、沉积层间绝缘层(70)。该方法通过制作一具有高度差的单层栅极绝缘层，简化了TFT背板的制作流程，增加了驱动薄膜晶体管的亚阈值摆幅，提高了AMOLED面板的灰阶切换与控制性能。