公开(公告)号：WO2013123704A1

公开(公告)日：2013-08-29

申请号：PCT/CN2012/074078

申请日：2012-04-16

Applicant: 北京大学 ,  黄如 ,  谭胜虎 ,  张丽杰 ,  潘岳 ,  黄英龙 ,  杨庚雨 ,  唐昱 ,  毛俊 ,  蔡一茂

Inventor： 黄如 ,  谭胜虎 ,  张丽杰 ,  潘岳 ,  黄英龙 ,  杨庚雨 ,  唐昱 ,  毛俊 ,  蔡一茂

IPC: H01L45/00 ,  G11C11/56

CPC classification number: H01L45/04 ,  G11C13/0007 ,  G11C2013/0073 ,  G11C2213/15 ,  H01L45/1233 ,  H01L45/146 ,  H01L45/1633

Abstract: 阻变存储器的制备方法包括如下步骤：在衬底（1）上制备底电极（2）；然后采用干氧氧化或者湿氧氧化对底电极（2）金属进行部分氧化，形成厚度为3nm-50nm的金属氧化物作为阻变材料层（3）；最后在上述阻变材料层(3）上制备顶电极（4）。该方法降低了工艺复杂度，实现了阻变材料层（3）与底电极（2）的自对准，保证了器件之间的完全隔离，避免了寄生效应，并且保证了器件的实际面积和设计面积一致。

公开(公告)号：WO2012153818A1

公开(公告)日：2012-11-15

申请号：PCT/JP2012/062059

申请日：2012-05-10

Applicant: 日本電気株式会社 ,  伴野 直樹 ,  多田 宗弘

Inventor： 伴野　直樹 ,  多田　宗弘

IPC: H01L27/105 ,  H01L21/82 ,  H01L45/00 ,  H01L49/00

CPC classification number: H01L45/1266 ,  H01L27/2436 ,  H01L45/085 ,  H01L45/146 ,  H01L45/1633

Abstract: 　抵抗変化素子は、第１電極、第２電極及び該第１電極と該第２電極間に配置されたイオン伝導層を含み、該第１電極から該イオン伝導層中に供給された金属イオンが該第２電極から電子を受け取って析出して金属となり、該金属が該第１電極および該第２電極間を架橋接続することによって抵抗が変化する抵抗変化素子であって、該イオン伝導層が酸素と炭素を含む化合物で構成された第１のイオン伝導層と、金属酸化物で構成された第２のイオン伝導層との積層構造であり、該第２のイオン伝導層を構成する金属酸化物が酸化ジルコニウム及び酸化ハフニウムのうちの少なくとも一つを含む。

Abstract translation: 一种电阻变化元件，其包括设置在第一电极和第二电极之间的第一电极，第二电极和离子传导层，并且当从第一电极供给到离子传导层的金属离子接收时的电阻变化 来自第二电极的电子作为金属分离出来，并且该金属形成桥以连接第一电极和第二电极，其中离子传导层具有由第一离子传导层构成的多层结构，第一离子传导层由 包含氧和碳的化合物，以及由金属氧化物构成的第二离子传导层，构成第二离子传导层的金属氧化物至少包括氧化锆或氧化铪。

公开(公告)号：WO2008096674A1

公开(公告)日：2008-08-14

申请号：PCT/JP2008/051654

申请日：2008-02-01

Applicant: シャープ株式会社 ,  細井 康成

Inventor： 細井 康成

IPC: G11C13/00

CPC classification number: G11C13/0007 ,  G11C11/5685 ,  G11C13/0069 ,  G11C2013/0071 ,  G11C2013/009 ,  G11C2213/15 ,  G11C2213/32 ,  G11C2213/34 ,  G11C2213/72 ,  G11C2213/77 ,  G11C2213/79 ,  H01L27/2409 ,  H01L27/2436 ,  H01L45/04 ,  H01L45/1233 ,  H01L45/145 ,  H01L45/146 ,  H01L45/1633

Abstract: 　抵抗変化現象の統一的な現象把握に基づき構造設計された、精度高く安定した抵抗制御ができる信頼性の高い大規模な不揮発性半導体記憶装置を提供する。両端に電圧が印加されることで抵抗特性が遷移し、抵抗特性に応じて異なる情報が関連付けられることで情報の記憶が可能な可変抵抗素子を有するメモリセルを複数備えるメモリセルアレイ１１と、可変抵抗素子の一方の端子に直列に接続する負荷回路１４と、前記直列回路の両端に電圧を印加する電圧発生回路１７とを備える。可変抵抗素子が、負荷回路の負荷抵抗特性又は前記電圧発生回路からの発生電圧条件の何れか一方、又は双方を変更することで設定された遷移条件の下で電圧発生回路１４からの発生電圧が印加されると、少なくとも３つの異なる抵抗特性の中から選択される一の抵抗特性に対して選択的に遷移され、少なくとも３値の情報の記憶が可能に構成されている。

Abstract translation: 一种可靠的大型非易失性半导体存储器件，其结构是基于电阻变化现象的统一现象把握而设计的，并且其电阻被稳定地高精度地控制。 半导体存储装置包括由存储单元组成的存储单元阵列（11），每个存储单元具有可变电阻元件，当电压施加到元件的两端时，其电阻特性发生变化，并且每个元件具有不同的信息 可以根据电阻特性相关联地存储，串联连接到每个可变电阻元件的一个端子的负载电路（14）和用于向串联的两端施加电压的电压产生电路（17） 电路。 当在通过改变负载电路的负载电阻特性和发电电压的条件中的一个或两个所确定的转变条件下施加由电压产生电路（14）产生的电压时，电阻特性被选择性地变为 至少三种不同的电阻特性，并且至少三元信息可以存储在可变电阻元件中。

公开(公告)号：WO2008068991A1

公开(公告)日：2008-06-12

申请号：PCT/JP2007/071501

申请日：2007-11-05

Applicant: シャープ株式会社 ,  井上 剛至 ,  細井 康成 ,  大西 茂夫 ,  粟屋 信義

Inventor： 井上 剛至 ,  細井 康成 ,  大西 茂夫 ,  粟屋 信義

IPC: G11C13/00 ,  H01L27/10 ,  H01L45/00 ,  H01L49/00

CPC classification number: G11C13/0007 ,  G11C13/0026 ,  G11C13/0038 ,  G11C13/0069 ,  G11C2013/009 ,  G11C2213/15 ,  G11C2213/32 ,  G11C2213/34 ,  G11C2213/72 ,  G11C2213/77 ,  G11C2213/79 ,  H01L27/101 ,  H01L27/1021 ,  H01L27/2409 ,  H01L27/2436 ,  H01L45/04 ,  H01L45/1233 ,  H01L45/145 ,  H01L45/146 ,  H01L45/1633

Abstract: 　電圧印加によって抵抗特性の変化する可変抵抗素子を備えたメモリセルの複数に対して抵抗変化の異なる書き換え動作を個別同時に実行可能な不揮発性半導体記憶装置を提供する。書き換え対象の可変抵抗素子の抵抗特性を低抵抗状態から高抵抗状態に遷移させる第１書き換え動作と高抵抗状態から低抵抗状態に遷移させる第２書き換え動作の違いに応じて、２つの負荷抵抗特性の何れか一方を個別に選択可能に構成された負荷抵抗特性可変回路１４を、同一列のメモリセルに共通に接続するビット線ＢＬ０～３毎に備え、第１書き換え動作において印加する第１電圧パルスと第２書き換え動作において印加する第２電圧パルスを、負荷抵抗特性可変回路１４とビット線ＢＬ０～３を介して書き換え対象のメモリセルに印加する書き換え電圧パルス印加回路１３ａを備える。

Abstract translation: 提供了一种非易失性半导体存储器件，其能够对具有由电压应用改变的电阻特性的可变电阻元件的多个存储单元单独并且同时地执行不同电阻变化的重写操作。 对于与负载电阻特性变化电路（14）共同地与同一列的存储单元共同连接的位线（BL0〜BL3），设置非易失性半导体存储器件，其被构造成选择两个负载电阻 根据用于使重写目标可变电阻元件的电阻特性从低电阻状态转变到高电阻状态的第一重写操作的各个特性，以及用于使从高电阻状态转变到低电平的第二重写操作 电阻状态。 还提供了重写电压脉冲施加电路（13a），用于通过负载电阻特性变化电路（14）和位来施加在第一重写操作中施加的第一电压脉冲和要在第二重写操作中施加的第二电压脉冲 线（BL0〜BL3）到重写对象存储单元。

公开(公告)号：WO2008033332A2

公开(公告)日：2008-03-20

申请号：PCT/US2007/019710

申请日：2007-09-10

Applicant: ADVANCED MICRO DEVICES, INC. ,  SPANSION LLC ,  PANGRLE, Suzette, K. ,  AVANZINO, Steven ,  HADDAD, Sameer ,  VANBUSKIRK, Michael ,  RATHOR, Manuj ,  XIE, James ,  SONG, Kevin ,  MARRIAN, Christie ,  CHOO, Bryan ,  WANG, Fei ,  SHIELDS, Jeffrey, A.

Inventor： PANGRLE, Suzette, K. ,  AVANZINO, Steven ,  HADDAD, Sameer ,  VANBUSKIRK, Michael ,  RATHOR, Manuj ,  XIE, James ,  SONG, Kevin ,  MARRIAN, Christie ,  CHOO, Bryan ,  WANG, Fei ,  SHIELDS, Jeffrey, A.

IPC: H01L45/00

CPC classification number: H01L45/04 ,  H01L27/2436 ,  H01L45/1233 ,  H01L45/146 ,  H01L45/1633 ,  H01L45/1675 ,  H01L45/1683

Abstract: A present method of fabricating a memory device includes the steps of providing a dielectric layer (110), providing an opening (1 12) in the dielectric layer (110), providing a first conductive body ( 116A) in the opening (112), providing a switching body ( 118A) in the opening (112), the first conductive body ( 116A) and switching body (118A) filling the opening (112), and providing a second conductive body (120A) over the switching body (118A). In an alternate embodiment, a second dielectric layer (150) is provided over the first-mentioned dielectric layer (110), and the switching body (156A) is provided in an opening (152) in the second dielectric layer (150).

Abstract translation: 制造存储器件的当前方法包括以下步骤：提供介电层（110），在介电层（110）中提供开口（112），提供第一导电体（116A ）在开口（112）中，在开口（112）中提供切换主体（118A），第一导电主体（116A）和开关主体（118A）填充开口（112），并且提供第二导电主体（120A ）在切换体（118A）上方。 在替代实施例中，在第一介电层（110）上提供第二介电层（150），并且在第二介电层（150）中的开口（152）中提供开关体（156A） / p>

公开(公告)号：WO2007138646A1

公开(公告)日：2007-12-06

申请号：PCT/JP2006/310468

申请日：2006-05-25

Applicant: 株式会社日立製作所 ,  斎藤 慎一 ,  松井 裕一 ,  木村 紳一郎 ,  尾内 享裕

Inventor： 斎藤 慎一 ,  松井 裕一 ,  木村 紳一郎 ,  尾内 享裕

IPC: H01L27/10 ,  H01L49/02

CPC classification number: H01L27/101 ,  G11C13/0007 ,  G11C13/0069 ,  G11C2213/79 ,  H01L27/2436 ,  H01L45/04 ,  H01L45/145 ,  H01L45/146 ,  H01L45/1616 ,  H01L45/1633 ,  H01L45/1675

Abstract: 　不揮発性メモリ素子は、可変抵抗部と、可変抵抗部に直列に接続されたメモリセル選択用ＭＩＳＦＥＴとによって構成されている。可変抵抗部は、最外殻電子軌道がｄ電子またはｆ電子によって構成された強相関電子系材料からなる薄膜（五酸化タンタル膜２０）と、薄膜の一方の面にオーミック接触された第１電極（電極２１）と、薄膜の他方の面に非オーミック接触された第２電極（プラグ１９）とからなり、強相関電子系材料からなる薄膜と前記第２電極との界面における電気抵抗値の大小によって情報が記憶される。強相関電子系材料や電極材料には、既存のシリコンプロセスですでに使われている材料、または容易に導入可能な材料が用いられる。

Abstract translation: 非易失性存储元件由与可变电阻部分串联连接的用于存储器选择的可变电阻部分和MISFET形成。 可变电阻部分包括：通过强相关的电子基材料形成的薄膜（五氧化二钽膜（20）），其中最外侧的轨道由d电子或f电子形成; 与薄膜的一个表面欧姆接触的第一电极（电极（21））; 以及与薄膜的另一表面非欧姆接触的第二电极（插头（19））。 根据由强相关的电子基材料形成的薄膜与第二电极之间的边界处的电阻值的强度来存储信息。 作为强相关的电子基材料和电极材料，可以使用已经在现有硅工艺中使用的材料或易于引入的材料。

公开(公告)号：WO2007083362A1

公开(公告)日：2007-07-26

申请号：PCT/JP2006/300588

申请日：2006-01-18

Applicant: 富士通株式会社 ,  二瓶 瑞久 ,  川野 浩康

Inventor： 二瓶 瑞久 ,  川野 浩康

IPC: H01L27/10

CPC classification number: H01L27/101 ,  H01L27/2436 ,  H01L45/04 ,  H01L45/1233 ,  H01L45/1273 ,  H01L45/146 ,  H01L45/147 ,  H01L45/1625 ,  H01L45/1633 ,  Y10S977/932

Abstract: 　一対の電極と、一対の電極間に挟持された絶縁膜とを有する抵抗記憶素子において、一対の電極少なくとも一方の絶縁膜と接する領域に、炭素の円筒型構造体よりなる複数の柱状電極が形成されている。これにより、抵抗記憶素子の抵抗状態に寄与するフィラメント状の電流パスの位置及び密度を、柱状電極の位置及び密度によって制御することができる。  

Abstract translation: 电阻存储元件设置有一对电极和夹在该对电极之间的绝缘膜。 在电阻存储元件中，在与电极的至少一个绝缘膜接触的区域中形成由碳柱形结构构成的多个柱状电极。 因此，可以通过柱状电极的位置和密度来控制有助于电阻存储元件的电阻状态的灯丝状电流通路的位置和密度。

公开(公告)号：WO2003028124A1

公开(公告)日：2003-04-03

申请号：PCT/JP2002/009759

申请日：2002-09-24

Applicant: 科学技術振興事業団 ,  理化学研究所 ,  日本電気株式会社 ,  阪本 利司 ,  青野 正和 ,  長谷川 剛 ,  中山 知信 ,  寺部 一弥 ,  川浦 久雄 ,  杉林 直彦

Inventor： 阪本 利司 ,  青野 正和 ,  長谷川 剛 ,  中山 知信 ,  寺部 一弥 ,  川浦 久雄 ,  杉林 直彦

IPC: H01L45/00

CPC classification number: G11C13/0011 ,  G11C13/0069 ,  G11C2013/009 ,  G11C2213/15 ,  G11C2213/72 ,  G11C2213/77 ,  G11C2213/79 ,  H01L27/2409 ,  H01L27/2436 ,  H01L45/085 ,  H01L45/1206 ,  H01L45/1233 ,  H01L45/142 ,  H01L45/16 ,  H01L45/1633

Abstract: A switch comprising a transistor for selecting a storage cell and a solid electrolyte. In a storage cell, a metal is formed over a drain diffusion layer of a field−effect transistor fabricated on the surface of a semiconductor substrate. A solid electrolyte the carriers of which are the metal is formed on the metal. The solid electrolyte is in contact with the metal with a space therebetween, and the metal is connected to a common ground line. The source of the field−effect transistor is connected to a column address line, and the gate of the transistor is connected to the row address line.

Abstract translation: 一种开关，包括用于选择存储单元和固体电解质的晶体管。 在存储单元中，在制造在半导体衬底的表面上的场效应晶体管的漏极扩散层上形成金属。 在金属上形成载体为金属的固体电解质。 固体电解质与金属接触，其间具有空间，并且金属连接到公共接地线。 场效应晶体管的源极连接到列地址线，并且晶体管的栅极连接到行地址线。

公开(公告)号：WO02037572A1

公开(公告)日：2002-05-10

申请号：PCT/JP2001/009464

申请日：2001-10-29

IPC: G11C11/56 ,  G11C13/02 ,  G11C16/02 ,  H01L27/24 ,  H01L27/28 ,  H01L29/24 ,  H01L29/26 ,  H01L29/45 ,  H01L51/00 ,  H01L51/30 ,  H03K19/02 ,  H01L29/06 ,  H01L29/66

CPC classification number: G11C13/025 ,  B82Y10/00 ,  G11C11/5614 ,  G11C13/0004 ,  G11C13/0009 ,  G11C13/0011 ,  G11C2213/77 ,  G11C2213/81 ,  H01L27/2463 ,  H01L29/242 ,  H01L29/26 ,  H01L29/45 ,  H01L45/085 ,  H01L45/1266 ,  H01L45/142 ,  H01L45/143 ,  H01L45/146 ,  H01L45/1633 ,  H03K17/545 ,  H03K19/02

Abstract: A point contact array applicable to an arithmetic circuit, a logic circuit, and memory device, in which the conductances between electrodes are electrically and reversibly controlled and point contacts are arranged. A circuit comprising point contacts each composed of a first electrode made of a mixture of conductive materials having ion-conductivity and electron-conductivity and a second electrode made of a conductive material is fabricated while controlling the conductances of the point contacts. The conductive material mixture is preferably Ag2S, Ag2Se, Cu2S, or Cu2Se. A semiconductor and an insulating material when they are interposed between electrodes are preferably crystals or amorphous bodies of GeSx, GeSex, GeTex, or WOx (0

Abstract translation: 可应用于运算电路，逻辑电路和存储器件的点接触阵列，其中布置了电和可逆控制电极与点触点之间的电导。 在控制点触点的电导的同时，制造包括点接触的电路，每个点接触由具有离子传导性的导电材料和电子传导性的混合物制成的第一电极和由导电材料制成的第二电极组成。 导电材料混合物优选为Ag2S，Ag2Se，Cu2S或Cu2Se。 当半导体和绝缘材料介于电极之间时，优选GeSx，GeSex，GeTex或WOx（0

公开(公告)号：WO2016160001A1

公开(公告)日：2016-10-06

申请号：PCT/US2015/023780

申请日：2015-04-01

Applicant: HEWLETT-PACKARD DEVELOPMENT COMPANY, L.P.

Inventor： WONG, Wai Mun ,  GE, Ning ,  POH, Ke Hao Bryan

IPC: H01L27/24

CPC classification number: H01L45/1633 ,  H01L27/24 ,  H01L45/08 ,  H01L45/1233 ,  H01L45/146

Abstract: A memristor with a switching layer that includes an aluminum oxide layer of a thickness in a range of about 50-600 angstrom is disclosed. The memristor comprises: a first electrode; a second electrode; and the switching layer positioned between the first electrode and the second electrode, wherein the switching layer includes the aluminum oxide layer of the thickness in the range of about 50-600 angstrom.

Abstract translation: 公开了一种具有开关层的忆阻器，该开关层包括厚度在约50-600埃范围内的氧化铝层。 忆阻器包括：第一电极; 第二电极; 以及位于第一电极和第二电极之间的开关层，其中开关层包括厚度在约50-600埃范围内的氧化铝层。