公开(公告)号：WO2008042144A3

公开(公告)日：2008-08-14

申请号：PCT/US2007020598

申请日：2007-09-24

Applicant: ADVANCED MICRO DEVICES INC ,  SCHWAN CHRISTOPH ,  BLOOMQUIST JOE ,  JAVORKA PETER ,  HORSTMANN MANFRED ,  BEYER SVEN ,  FORSBERG MARKUS ,  WIRBELEIT FRANK ,  ROMERO KARLA

Inventor： SCHWAN CHRISTOPH ,  BLOOMQUIST JOE ,  JAVORKA PETER ,  HORSTMANN MANFRED ,  BEYER SVEN ,  FORSBERG MARKUS ,  WIRBELEIT FRANK ,  ROMERO KARLA

IPC: H01L21/762 ,  H01L21/8238

CPC classification number: H01L21/823807 ,  H01L21/823878 ,  H01L29/7846

Abstract: By forming isolation trenches (102 A, 102B) of different types of intrinsic stress on the basis of separate process sequences, the strain characteristics of adjacent active semiconductor regions (105A, 105B) may be adjusted so as to obtain overall device performance. For example, highly stressed dielectric fill material (107A, 107B) including compressive and tensile stress may be appropriately provided in the respective isolation trenches (102A, 102B) in order to correspondingly adapt the charge carrier mobility of respective channel regions (121 A, 121B).

Abstract translation: 通过基于不同的工艺顺序形成不同类型的固有应力的隔离沟槽（102A，102B），可以调整相邻的有源半导体区域（105A，105B）的应变特性以获得整体器件性能。 例如，可以在各个隔离沟槽（102A，102B）中适当地提供包括压缩应力和拉伸应力的高应力介电填充材料（107A，107B），以便相应地适配各个沟道区域（121A，121B）的电荷载流子迁移率 ）。

公开(公告)号：WO2007005141A1

公开(公告)日：2007-01-11

申请号：PCT/US2006/019960

申请日：2006-05-23

Applicant: ADVANCED MICRO DEVICES INC. ,  LEHR, Matthias ,  FROHBERG, Kai ,  SCHWAN, Christoph

Inventor： LEHR, Matthias ,  FROHBERG, Kai ,  SCHWAN, Christoph

IPC: H01L27/06

CPC classification number: H01L27/0629 ,  H01L29/945

Abstract: A vertical or three-dimensional non-planar configuration for a decoupling capacitor (240, 340, 440, 540) is provided, which significantly reduces the required die area for capacitors of high charge carrier storage capacity. The non-planar configuration of the decoupling capacitors (240, 340, 440, 540) also provides enhanced pattern uniformity during the highly critical gate patterning process.

Abstract translation: 提供了用于去耦电容器（240,340,440,540）的垂直或三维非平面配置，这显着地减少了高电荷载流子存储容量的电容器所需的管芯面积。 去耦电容器（240,340,440,540）的非平面配置还在高度关键的栅极图案化工艺期间提供增强的图案均匀性。

公开(公告)号：WO2007005136A1

公开(公告)日：2007-01-11

申请号：PCT/US2006/019720

申请日：2006-05-23

Applicant: ADVANCED MICRO DEVICES, INC. ,  LEHR, Matthias ,  FROHBERG, Kai ,  SCHWAN, Christoph

Inventor： LEHR, Matthias ,  FROHBERG, Kai ,  SCHWAN, Christoph

IPC: H01L21/8238

CPC classification number: H01L29/7843 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823835 ,  H01L21/823864

Abstract: A technique is provided that enables the formation of metal suicide individually for N-channel transistors and P-channel transistors, while at the same time a strain-inducing mechanism is also provided individually for each transistor type. In this way, a cobalt suicide (130, 230) having a reduced distance to the channel region of an NMOS transistor (120, 220) may be provided, while a P-channel transistor (140, 240) may receive a highly conductive nickel suicide (150, 250), without unduly affecting or compromising the characteristics of the N-channel transistor (120, 220).

Abstract translation: 提供了一种技术，其能够分别形成用于N沟道晶体管和P沟道晶体管的金属硅化物，同时针对每个晶体管类型单独提供应变诱发机制。 以这种方式，可以提供具有与NMOS晶体管（120,220）的沟道区域的距离减小的钴硅化物（130,230），而P沟道晶体管（140,240）可以接收高导电性镍 自杀（150,250），而不会不适当地影响或损害N沟道晶体管（120,220）的特性。

公开(公告)号：WO2005098929A3

公开(公告)日：2005-12-15

申请号：PCT/US2005010475

申请日：2005-03-29

Applicant: ADVANCED MICRO DEVICES INC ,  LENSKI MARKUS ,  GRAETSCH FALK ,  REICHEL CARSTEN ,  SCHWAN CHRISTOPH ,  BIERSTEDT HELMUT ,  KAMMLER THORSTEN ,  MAZUR MARTIN

Inventor： LENSKI MARKUS ,  GRAETSCH FALK ,  REICHEL CARSTEN ,  SCHWAN CHRISTOPH ,  BIERSTEDT HELMUT ,  KAMMLER THORSTEN ,  MAZUR MARTIN

IPC: H01L21/28 ,  H01L21/336

CPC classification number: H01L21/28247 ,  H01L21/28123 ,  H01L29/66492 ,  H01L29/665 ,  H01L29/6656 ,  H01L29/6659

Abstract: The present invention allows the formation of sidewall spacers (217,218) adjacent a feature (206) on a substrate (201) without there being an undesirable erosion of the feature. The feature (206) is covered by one or more protective layers (220,207). A layer of a spacer material (211) is deposited over the feature (206) and etched anisotropically. An etchant used in the anisotropic etching is adapted to selectively remove the spacer material, whereas the one or more protective layers (220, 207) are substantially not affected by the etchant. Thus, the one or more protective layers (220, 207) protect the feature from being exposed to the etchant.

Abstract translation: 本发明允许在衬底（201）上形成与特征（206）相邻的侧壁间隔物（217,218），而不会对该特征造成不希望的腐蚀。 特征（206）被一个或多个保护层（220,207）覆盖。 在特征（206）上沉积一层间隔材料（211）并各向异性蚀刻。 用于各向异性蚀刻的蚀刻剂适于选择性地去除间隔物材料，而一个或多个保护层（220,207）基本上不受蚀刻剂的影响。 因此，一个或多个保护层（220,207）保护该特征免于暴露于蚀刻剂。

公开(公告)号：WO2008042144A2

公开(公告)日：2008-04-10

申请号：PCT/US2007/020598

申请日：2007-09-24

Applicant: ADVANCED MICRO DEVICES, INC. ,  SCHWAN, Christoph ,  BLOOMQUIST, Joe ,  JAVORKA, Peter ,  HORSTMANN, Manfred ,  BEYER, Sven ,  FORSBERG, Markus ,  WIRBELEIT, Frank ,  ROMERO, Karla

Inventor： SCHWAN, Christoph ,  BLOOMQUIST, Joe ,  JAVORKA, Peter ,  HORSTMANN, Manfred ,  BEYER, Sven ,  FORSBERG, Markus ,  WIRBELEIT, Frank ,  ROMERO, Karla

CPC classification number: H01L21/823807 ,  H01L21/823878 ,  H01L29/7846

Abstract: By forming isolation trenches (102 A, 102B) of different types of intrinsic stress on the basis of separate process sequences, the strain characteristics of adjacent active semiconductor regions (105A, 105B) may be adjusted so as to obtain overall device performance. For example, highly stressed dielectric fill material (107A, 107B) including compressive and tensile stress may be appropriately provided in the respective isolation trenches (102A, 102B) in order to correspondingly adapt the charge carrier mobility of respective channel regions (121 A, 121B).

Abstract translation: 通过基于分离的工艺顺序形成不同类型的固有应力的隔离沟槽（102A，102B），可以调节相邻的有源半导体区域（105A，105B）的应变特性以获得整体器件性能。 例如，可以在相应的隔离沟槽（102A，102B）中适当地提供包括压应力和拉伸应力的高应力电介质填充材料（107A，107B），以便相应地适应相应通道区域（121A，121B）的载流子迁移率 ）。

公开(公告)号：WO2004001148A1

公开(公告)日：2003-12-31

申请号：PCT/EP2002/006787

申请日：2002-06-19

Applicant: URBIGKEIT, Stefan ,  SCHWAN, Christoph

Inventor： SCHWAN, Christoph

IPC: E04B1/76

CPC classification number: E04B2/02 ,  E04B1/7612 ,  E04B2002/0286

Abstract: Die Erfindung betrifft einen Wandaufbau für eine gemauerte Gebäudeaußenwand, mit einem Hintermauerwerk und einer Vormauerschale, der dadurch gekennzeichnet ist, dass die Vormauerschale (2) mindestens teilweise aus Bauelementen (11), insbesondere Ziegelsteinen, Bausteinen oder dergleichen, aufgebaut ist, die an ihrer dem Hintermauerwerk (5) zugekehrten Seite wärmestrahlungssreflektierend ausgebildet sind. Die Erfindung hat ferner ein Bauelement, insbesondere Ziegelstein, Baustein oder dergleichen, zur Verwendung bei der Herstellung der Vormauerschale eines solchen Wandaufbaus zum Gegenstand, das an seiner im eingemauerten Zustand nach Innen weisenden Seite mit einer Wärmestrahlung reflektierenden Schicht (8) versehen ist.

Abstract translation: 本发明涉及一种用于砌筑墙上结构建筑物外墙，包括后砌砖和前砌砖，其特征在于，所述前砖（2）至少部分地组件（11），尤其是砖，块或类似物，构成，其在其 形成wärmestrahlungssreflektierend面向侧后砖砌（5）。 本发明还具有一个部件，尤其是砖，块或类似物，用于在对象，它被设置在其一侧指向在薄壁状态内侧用热辐射反射层的这样的壁结构的面对壁的制备中使用（8）。

公开(公告)号：WO2005098929A2

公开(公告)日：2005-10-20

申请号：PCT/US2005/010475

申请日：2005-03-29

Applicant: ADVANCED MICRO DEVICES, INC. ,  LENSKI, Markus ,  GRAETSCH, Falk ,  REICHEL, Carsten ,  SCHWAN, Christoph ,  BIERSTEDT, Helmut ,  KAMMLER, Thorsten ,  MAZUR, Martin

Inventor： LENSKI, Markus ,  GRAETSCH, Falk ,  REICHEL, Carsten ,  SCHWAN, Christoph ,  BIERSTEDT, Helmut ,  KAMMLER, Thorsten ,  MAZUR, Martin

IPC: H01L21/336

CPC classification number: H01L21/28247 ,  H01L21/28123 ,  H01L29/66492 ,  H01L29/665 ,  H01L29/6656 ,  H01L29/6659

Abstract: The present invention allows the formation of sidewall spacers (217,218) adjacent a feature (206) on a substrate (201) without there being an undesirable erosion of the feature. The feature (206) is covered by one or more protective layers (220,207). A layer of a spacer material (211) is deposited over the feature (206) and etched anisotropically. An etchant used in the anisotropic etching is adapted to selectively remove the spacer material, whereas the one or more protective layers (220, 207) are substantially not affected by the etchant. Thus, the one or more protective layers (220, 207) protect the feature from being exposed to the etchant.

Abstract translation: 本发明允许在衬底（201）上邻近特征（206）形成侧壁间隔物（217,218），而不会有不希望的特征侵蚀。 特征（206）由一个或多个保护层（220,207）覆盖。 隔离材料层（211）沉积在特征（206）上并各向异性地蚀刻。 在各向异性蚀刻中使用的蚀刻剂适于选择性地去除间隔物材料，而一个或多个保护层（220,207）基本上不受蚀刻剂的影响。 因此，一个或多个保护层（220,207）保护特征不暴露于蚀刻剂。