公开(公告)号：WO2016049606A1

公开(公告)日：2016-03-31

申请号：PCT/US2015/052505

申请日：2015-09-25

申请人： KILOPASS TECHNOLOGY, INC.

发明人： LUAN, Harry ,  BATEMAN, Bruce ,  AXELRAD, Valery ,  CHENG, Charlie

IPC分类号： G11C11/34

CPC分类号： H01L27/1027 ,  G06F11/1048 ,  G11C11/39 ,  G11C11/4026 ,  G11C11/406 ,  G11C11/4067 ,  G11C11/408 ,  G11C11/4094 ,  H01L21/76 ,  H01L21/76224 ,  H01L27/1023 ,  H01L29/66121 ,  H01L29/87

摘要： A volatile memory array using vertical thyristors is disclosed together with methods of operating the array to read, write, retain and refresh data stored therein.

摘要翻译： 公开了使用垂直晶闸管的易失性存储器阵列以及操作阵列以读取，写入，保留和刷新存储在其中的数据的方法。

公开(公告)号：WO2014034559A1

公开(公告)日：2014-03-06

申请号：PCT/JP2013/072553

申请日：2013-08-23

申请人： ピーエスフォー ルクスコ エスエイアールエル ,  塚田 修一 ,  服部 寧子 ,  佐藤 夏樹

发明人： 塚田　修一 ,  服部　寧子 ,  佐藤　夏樹

IPC分类号： G11C11/404 ,  G11C11/401 ,  G11C11/406

CPC分类号： G11C11/406 ,  G11C7/02 ,  G11C7/12 ,  G11C11/39 ,  G11C11/401 ,  G11C11/4026 ,  G11C11/404 ,  G11C11/40611 ,  G11C11/4085 ,  G11C11/4091 ,  G11C11/4094 ,  G11C29/783 ,  H01L27/1027 ,  H01L27/10802 ,  H01L29/7841

摘要： 　読み出し書き込み動作では使用されない不使用ワード線に接続されているメモリセルのフローティングボディの電圧を所定のレベルにする半導体装置を提供する。半導体装置は、ワード線と、ビット線と、電源ノードと、ビット線と電源ノードとの間にＰＮ結合を成す第１及び第２の領域並びに第２の領域とＰＮ結合を成す第３の領域を少なくとも有する複数のメモリ素子と、リフレッシュ動作において、読み出し書き込み動作においてアクセスする使用ワード線及び読み出し書き込み動作ではアクセスを行うことがない不使用ワード線を其々活性化し、前記使用ワード線及び不使用ワード線各々の前記第２の領域の電位を所定の電圧にする制御回路と、を備える。

摘要翻译： 提供一种半导体器件，其中连接到未使用字线的存储单元的浮体的电压被设置为预定电平，在读取或写入操作期间未使用未使用的字线。 半导体器件具有：字线; 有点线 电源节点; 多个存储器元件，至少第一和第二区域在位线和电源节点之间形成PN结，以及第三区域，与第二区域形成PN结; 用于激活在读取和写入期间访问的所使用字线的控制电路，以及在读取和写入期间未被访问的未使用字线，并且用于将所使用的字线和未使用字线的每个的第二区域的电位设置为 预定电压。

公开(公告)号：WO2009142884A3

公开(公告)日：2010-02-18

申请号：PCT/US2009042236

申请日：2009-04-30

申请人： MICRON TECHNOLOGY INC ,  MOULI CHANDRA

发明人： MOULI CHANDRA

IPC分类号： G11C8/08

CPC分类号： H01L27/2418 ,  G11C5/02 ,  G11C11/34 ,  G11C11/39 ,  G11C11/4026 ,  G11C11/5664 ,  G11C11/5678 ,  G11C11/5685 ,  G11C13/0002 ,  G11C13/0004 ,  G11C13/0007 ,  G11C13/0014 ,  G11C13/0016 ,  G11C13/003 ,  G11C2013/009 ,  G11C2213/72 ,  G11C2213/74 ,  G11C2213/76 ,  G11C2216/08 ,  H01L29/6609 ,  H01L45/00 ,  H01L45/141 ,  H01L45/145 ,  H01L45/16

摘要： Some embodiments include memory devices having a wordline, a bitline, a memory element selectively configurable in one of three or more different resistive states, and a diode configured to allow a current to flow f rom the wordline through the memory element to the bitline responsive to a voltage being applied across the wordline and the bitline and to decrease the current if the voltage is increased or decreased. Some embodiments include memory devices having a wordline, a bitline, memory element selectively configurable in one of two or more different resistive states, a first diode configured to inhibit a first current f rom flowing from the bitline to the wordline responsive to a first voltage, and a second diode comprising a dielectric material and configured to allow a second current to flow f rom the wordline to the bitline responsive to a second voltage.

摘要翻译： 一些实施例包括具有字线，位线，可选择性地配置为三个或更多个不同电阻状态之一的存储器元件的存储器件，以及被配置为允许电流通过存储器元件流过位线到位线的二极管， 电压跨越字线和位线施加，并且如果电压增加或减小则降低电流。 一些实施例包括具有字线，位线，可选择地以两种或多种不同电阻状态中的一种形式配置的存储器元件的存储器件，第一二极管，被配置为阻止响应于第一电压从位线流向字线的第一电流f rom， 以及第二二极管，其包括电介质材料并且被配置为响应于第二电压允许第二电流从字线流到位线。

公开(公告)号：WO2016049608A1

公开(公告)日：2016-03-31

申请号：PCT/US2015/052507

申请日：2015-09-25

申请人： KILOPASS TECHNOLOGY, INC.

发明人： LUAN, Harry ,  BATEMAN, Bruce ,  AXELRAD, Valery ,  CHENG, Charlie

IPC分类号： G11C7/00

CPC分类号： H01L27/1027 ,  G06F11/1048 ,  G11C11/39 ,  G11C11/4026 ,  G11C11/406 ,  G11C11/4067 ,  G11C11/408 ,  G11C11/4094 ,  H01L21/76 ,  H01L21/76224 ,  H01L27/1023 ,  H01L29/66121 ,  H01L29/87

摘要： A volatile memory array using vertical thyristors is disclosed together with methods of reducing power consumption in such arrays.

摘要翻译： 公开了使用垂直晶闸管的易失性存储器阵列以及降低这种阵列中的功率消耗的方法。

公开(公告)号：WO2016049601A1

公开(公告)日：2016-03-31

申请号：PCT/US2015/052499

申请日：2015-09-25

申请人： KILOPASS TECHNOLOGY, INC.

发明人： LUAN, Harry ,  BATEMAN, Bruce ,  AXELRAD, Valery ,  CHENG, Charlie

IPC分类号： G11C11/00 ,  H01L21/76 ,  H01L27/00

CPC分类号： H01L27/1027 ,  G06F11/1048 ,  G11C11/39 ,  G11C11/4026 ,  G11C11/406 ,  G11C11/4067 ,  G11C11/408 ,  G11C11/4094 ,  H01L21/76 ,  H01L21/76224 ,  H01L27/1023 ,  H01L29/66121 ,  H01L29/87

摘要： A volatile memory array using vertical thyristors is disclosed together with methods of fabricating the array.

摘要翻译： 公开了使用垂直晶闸管的易失性存储器阵列以及制造阵列的方法。

公开(公告)号：WO2014163183A1

公开(公告)日：2014-10-09

申请号：PCT/JP2014/059959

申请日：2014-04-04

申请人： ピーエスフォー ルクスコ エスエイアールエル ,  塚田 修一

发明人： 塚田　修一

IPC分类号： G11C11/36 ,  G11C11/401 ,  G11C11/404 ,  H01L21/8229 ,  H01L27/102

CPC分类号： G11C11/4026 ,  G11C7/065 ,  G11C7/1006

摘要： 　本発明は、書き込み時に供給する電圧と読み出し時に検出される電圧が反転するメモリセルを使用する半導体記憶装置においてセンスアンプのレイアウトサイズを小さくし、ビット線の消費電流を削減する。半導体記憶装置はビット線と電源ノードの間に接続された上記メモリセルと、メモリセルの制御端子と接続されるワード線を含む。また、メモリセルからの読み出しデータを一時保存する保持回路と該保持回路の第１ノードとビット線の間に接続されたリードライトスイッチとを有するセンスアンプを含む。さらに、ワード線に対応して設けられワード線が活性化された回数をカウントしその回数が偶数か奇数かを示すデータ反転制御信号を出力するカウンタと、センスアンプの保持回路のデータを外部入力／外部出力する際に、データ反転制御信号に基づいてデータの反転／非反転を行う外部入出力回路を含む。

摘要翻译： 本发明的目的是减小读出放大器的布局尺寸并降低半导体存储器件中位线的电流消耗，该半导体存储器件使用使写入期间提供的电压和读取期间检测到的电压反相的存储单元。 半导体存储器件包括连接在位线和电源节点之间的存储单元，以及连接到存储器单元的控制端的字线。 此外，该装置包括具有临时存储从存储单元读取的数据的保持电路的读出放大器和连接在位线与保持电路的第一节点之间的读写开关。 此外，该装置包括与字线对应地设置的计数器，对字线被激活的次数进行计数，并输出指示计数是奇数还是偶数的数据反转控制信号，以及外部输出电路， 当读出放大器保持电路中的数据被外部输入或输出时，在数据反转控制信号的基础上进行数据的反转/非反转。

公开(公告)号：WO2012149703A1

公开(公告)日：2012-11-08

申请号：PCT/CN2011/078209

申请日：2011-08-10

申请人： 中国科学院微电子研究所 ,  梁擎擎 ,  童小东 ,  钟汇才 ,  朱慧珑

发明人： 梁擎擎 ,  童小东 ,  钟汇才 ,  朱慧珑

IPC分类号： G11C11/4063

CPC分类号： G11C11/4026 ,  H01L27/1027

公开(公告)号：WO2009142884A2

公开(公告)日：2009-11-26

申请号：PCT/US2009/042236

申请日：2009-04-30

申请人： MICRON TECHNOLOGY, INC. ,  MOULI, Chandra

发明人： MOULI, Chandra

IPC分类号： G11C8/08

CPC分类号： H01L27/2418 ,  G11C5/02 ,  G11C11/34 ,  G11C11/39 ,  G11C11/4026 ,  G11C11/5664 ,  G11C11/5678 ,  G11C11/5685 ,  G11C13/0002 ,  G11C13/0004 ,  G11C13/0007 ,  G11C13/0014 ,  G11C13/0016 ,  G11C13/003 ,  G11C2013/009 ,  G11C2213/72 ,  G11C2213/74 ,  G11C2213/76 ,  G11C2216/08 ,  H01L29/6609 ,  H01L45/00 ,  H01L45/141 ,  H01L45/145 ,  H01L45/16

摘要： Some embodiments include memory devices having a wordline, a bitline, a memory element selectively configurable in one of three or more different resistive states, and a diode configured to allow a current to flow f rom the wordline through the memory element to the bitline responsive to a voltage being applied across the wordline and the bitline and to decrease the current if the voltage is increased or decreased. Some embodiments include memory devices having a wordline, a bitline, memory element selectively configurable in one of two or more different resistive states, a first diode configured to inhibit a first current f rom flowing from the bitline to the wordline responsive to a first voltage, and a second diode comprising a dielectric material and configured to allow a second current to flow f rom the wordline to the bitline responsive to a second voltage.

摘要翻译： 一些实施例包括具有字线，位线，可选择性地配置为三个或更多个不同电阻状态之一的存储器元件的存储器件，以及被配置为允许电流通过存储器元件流过位线到位线的二极管， 电压跨越字线和位线施加，并且如果电压增加或减小则降低电流。 一些实施例包括具有字线，位线，可选择地以两种或多种不同电阻状态中的一种形式配置的存储器元件的存储器件，第一二极管，被配置为阻止响应于第一电压从位线流向字线的第一电流f rom， 以及第二二极管，其包括电介质材料并且被配置为响应于第二电压允许第二电流从字线流到位线。