-
公开(公告)号：WO2014029152A1
公开(公告)日：2014-02-27
申请号：PCT/CN2012/081513
申请日：2012-09-17
CPC分类号： H01L23/53276 , H01L2924/0002 , H01L2924/00
摘要： 本发明提供了一种半导体结构的制造方法，该方法包括：a）提供基层； b）刻蚀所述基层形成有底的开口（201）；c）形成填充所述开口（201）的金属塞（202）；d）在所述基层上形成与所述金属塞（202）的上平面相接触的石墨烯层（300）。相应地，本发明还提供根据上述制造方法形成的半导体结构。上述方法和结构通过将石墨烯结晶形成在预定区域中，增加了石墨烯结晶的颗粒尺寸，并结合最优化沉积石墨烯的步骤，有助于提升石墨烯材质的均匀度，因此提升了石墨烯材质在半导体结构中的工作性能以及稳定性。
-
公开(公告)号：WO2013189096A1
公开(公告)日：2013-12-27
申请号：PCT/CN2012/077852
申请日：2012-06-29
申请人： 中国科学院微电子研究所 , 朱慧珑 , 梁擎擎 , 钟汇才
IPC分类号： H01L21/336
CPC分类号： H01L29/7816 , H01L29/165 , H01L29/6653 , H01L29/66537 , H01L29/66545 , H01L29/6659 , H01L29/66636 , H01L29/66659 , H01L29/7834 , H01L29/7835 , H01L29/7848
摘要： 一种半导体器件及其制造方法。该方法包括：在衬底（100）上形成第一掩蔽层（106）；以第一掩蔽层为掩模，形成带应力的源区和漏区（118）之一；在衬底上形成第二掩蔽层（120），并以第二掩蔽层为掩模形成源区和漏区中另一个；去除第二掩蔽层的一部分，该一部分靠近源区和漏区中另一个；形成栅介质层（130），并在第二掩蔽层的剩余部分的侧壁上以侧墙的形式形成栅导体（134）。
-
公开(公告)号：WO2013127030A1
公开(公告)日：2013-09-06
申请号：PCT/CN2012/000402
申请日：2012-03-29
CPC分类号： H01L29/1606 , H01L29/1029 , H01L29/772
摘要： 本发明实施例公开了一种石墨烯器件，包括多条名墨烯通道及栅，其中，所有石墨烯通道的一端连接在同一个端点，所有石墨烯通道与栅接触电连接，石墨烯通道与栅的夹角互不相同。由于不同的石墨烯通道的入射波角度不同，使每条石墨烯通道具有不同的隧穿几率，使每条石墨烯通道具有不同的导通条件，可以作为多路选择器或多路分配器等器件。
-
公开(公告)号：WO2013063728A1
公开(公告)日：2013-05-10
申请号：PCT/CN2011/001998
申请日：2011-11-30
申请人： 中国科学院微电子研究所 , 梁擎擎 , 钟汇才 , 朱慧珑
IPC分类号： H01L21/331 , H01L29/735
CPC分类号： H01L21/02107 , H01L21/823807 , H01L21/823878 , H01L21/84 , H01L27/088 , H01L27/1203
摘要： 提供了一种晶体管（100），晶体管的制作方法以及包括该晶体管的半导体器件。该晶体管的制作方法包括：提供衬底（101），并且在该衬底上形成第一绝缘层（102）；在该第一绝缘层上定义第一器件区（103）；在该第一绝缘层上围绕该第一器件区形成侧墙隔离物（106）；在该第一绝缘层上定义第二器件区（107），该第二器件区通过该侧墙隔离物与该第一器件区隔离；以及分别在该第一器件区和第二器件区中形成晶体管结构。该晶体管制作方法减小了隔离所需的空间，降低了工艺复杂度，并减小了制作成本。
-
公开(公告)号：WO2013037167A1
公开(公告)日：2013-03-21
申请号：PCT/CN2011/082424
申请日：2011-11-18
申请人： 中国科学院微电子研究所 , 朱慧珑 , 许淼 , 梁擎擎
IPC分类号： H01L29/786 , H01L21/336
CPC分类号： H01L29/78648 , H01L29/66742 , H01L29/78609
摘要： 本申请公开了一种MOSFET及其制造方法，其中MOSFET包括：SOI晶片，所述SOI晶片包括半导体衬底、绝缘埋层和半导体层，所述绝缘埋层位于所述半导体衬底上，所述半导体层位于所述绝缘埋层上；栅叠层，所述栅叠层位于半导体层上；源区和漏区，所述源区和漏区嵌于所述半导体层中且位于所述栅堆叠两侧；沟道区，嵌于所述半导体层中且夹在所述源区和漏区之间；其中，所述MOSFET还包括背栅，所述背栅嵌于所述半导体衬底中并且包括形成背栅的下部区域的第一掺杂区和形成背栅的上部区域的第二掺杂区。该MOSFET可以通过改变补偿注入区中的掺杂类型和掺杂浓度而实现对阈值电压的调节。
-
公开(公告)号：WO2013010299A1
公开(公告)日：2013-01-24
申请号：PCT/CN2011/002000
申请日：2011-11-30
申请人： 中国科学院微电子研究所 , 梁擎擎 , 朱慧珑 , 钟汇才
IPC分类号： H01L27/12 , H01L29/772 , H01L21/336 , H01L21/8232
CPC分类号： H01L21/845 , H01L27/1211 , H01L29/66795 , H01L29/7851
摘要： 提供一种涉及半导体器件以及半导体器件的制造方法，所述半导体器件可以包括：鳍有源区，该鳍有源区设置在绝缘层上；设置在鳍有源区顶部的阈值电压调节层，该阈值电压调节层用于调节所述半导体器件的阈值电压；栅极叠层，该栅极叠层设置在阈值电压调节层上、鳍有源区的侧壁上以及绝缘层上并且包括栅极电介质和形成在栅极电介质上的栅电极；以及，分别形成在栅极叠层两侧、鳍有源区中的源区和漏区。根据本发明的半导体器件包括阈值电压调节层，其可以对半导体器件的阈值电压进行调节。
-
公开(公告)号：WO2013004031A1
公开(公告)日：2013-01-10
申请号：PCT/CN2011/077858
申请日：2011-08-01
申请人： 中国科学院微电子研究所 , 朱慧珑 , 梁擎擎 , 骆志炯 , 尹海洲
IPC分类号： H01L29/78 , H01L21/336
CPC分类号： H01L21/2652 , H01L21/2658 , H01L29/42384 , H01L29/78648
摘要： 本申请提供了一种MOSFET及其制造方法，该MOSFET包括：半导体衬底；半导体衬底上的第一绝缘埋层；在第一绝缘埋层上的第一半导体层中形成的背栅；第一半导体层上的第二绝缘埋层；在第二绝缘埋层上的第二半导体层中形成的源/漏区；第二半导体层上的栅极；以及源/漏区、栅极和背栅的电连接，其中，背栅包括位于源/漏区下方的第一导电类型的第一背栅区和位于沟道区下方的第二导电类型的第二背栅区，第一背栅区与第二背栅区彼此邻接，第一导电类型与第二导电类型相反，背栅的电连接包括与第一背栅区之一接触的导电通道。该MOSFET利用PNP结或NPN结形式的背栅灵活地调节任意导电类型的MOSFET的阈值电压，并且减小了源/漏区之间经由背栅的漏电流。
-
公开(公告)号：WO2012174769A1
公开(公告)日：2012-12-27
申请号：PCT/CN2011/077856
申请日：2011-08-01
申请人： 中国科学院微电子研究所 , 朱慧珑 , 许淼 , 梁擎擎
IPC分类号： H01L29/78 , H01L21/336 , H01L27/12 , H01L21/84
CPC分类号： H01L21/2652 , H01L21/2658 , H01L29/78648
摘要： 提供一种MOSFET及其制造方法。MOSFET包括由半导体衬底（11）、绝缘层（12）和半导体层（13）构成的SOI晶片；位于半导体层（13）上的栅叠层（15，22），位于栅堆叠两侧的源区和漏区，位于半导体层（13）中且夹在源漏区之间的沟道区，位于半导体衬底（11）中的背栅（17），其中，背栅包括第一至第三补偿注入区，第一补偿注入区位于源漏区下方，第二补偿注入区沿着远离沟道区方向延伸并与第一补偿注入区邻接，第三补偿注入区位于沟道区下方且与第一补偿注入区邻接。该结构通过改变背栅中的掺杂类型而实现对阈值电压的调节，可减小与背栅相关的寄生电容和接触电阻。
-
公开(公告)号：WO2012149703A1
公开(公告)日：2012-11-08
申请号：PCT/CN2011/078209
申请日：2011-08-10
申请人： 中国科学院微电子研究所 , 梁擎擎 , 童小东 , 钟汇才 , 朱慧珑
IPC分类号： G11C11/4063
CPC分类号： G11C11/4026 , H01L27/1027
-
公开(公告)号：WO2012119341A1
公开(公告)日：2012-09-13
申请号：PCT/CN2011/073308
申请日：2011-04-26
申请人： 中国科学院微电子研究所 , 钟汇才 , 骆志炯 , 梁擎擎
IPC分类号： H01L21/336
CPC分类号： H01L29/78 , H01L29/6653
-
-
-
-
-
-
-
-
-
搜索结果
97 条记录 (耗时 0.023 秒)
