公开(公告)号：WO2018029481A1

公开(公告)日：2018-02-15

申请号：PCT/GB2017/052364

申请日：2017-08-10

Applicant: ARM LTD

Inventor： REID, Kimberly Gay ,  SHIFREN, Lucian

IPC: H01L45/00

CPC classification number: H01L45/1266 ,  H01L27/2427 ,  H01L27/2463 ,  H01L45/04 ,  H01L45/08 ,  H01L45/1226 ,  H01L45/1233 ,  H01L45/1253 ,  H01L45/145 ,  H01L45/146 ,  H01L45/147 ,  H01L45/1608 ,  H01L45/1616 ,  H01L45/1641 ,  H01L49/003

Abstract: The present techniques generally relate to fabrication of layered correlated electron materials (CEMs) in which a first group of one or more layers may comprise a first concentrationof a dopant species, and wherein a second group of one or more layers may comprise a second concentration of a dopant species. In other embodiments, a CEM may comprise one or more regions of graded concentration of a dopant species.

Abstract translation: 本技术总体上涉及制造层状相关电子材料（CEM），其中第一组一个或多个层可以包括第一浓度的掺杂剂物质，并且其中第二组的一个或多个层 更多层可以包含第二浓度的掺杂剂物质。 在其他实施例中，CEM可以包括一个或多个渐变浓度的掺杂剂物质的区域。

公开(公告)号：WO2017190719A1

公开(公告)日：2017-11-09

申请号：PCT/DE2017/000080

申请日：2017-03-31

Applicant: FORSCHUNGSZENTRUM JÜLICH GMBH

Inventor： BOROWSKI, René ,  KIM, Won Joo ,  RANA, Vikas ,  WASER, Rainer

IPC: H01L45/00 ,  H01J37/317

CPC classification number: H01L45/165 ,  H01L45/04 ,  H01L45/08 ,  H01L45/1233 ,  H01L45/145 ,  H01L45/146 ,  H01L45/147

Abstract: Die Erfindung betrifft ein Verfahren zur Herstellung von Schichten von ReRAM-Speichern sowie die Verwendung eines Implanters. Erfindungsgemäß werden für die Herstellung von ReRAM-Speichern TMO-Schichten in einer gewünschten Reihenfolge auf eine Elektrode aufgebracht und dabei mindestens eine TMO-Schicht mittels eines lonenimplanters mit Ionen, beispielsweise Sauerstoffionen beschossen, so dass eine Importation von Ionen in diese TMO-Schicht bewirkt wird.

Abstract translation: 本发明涉及一种用于制造ReRAM存储器层的方法以及一种注入器的使用。 发明＆AUML;大街 ˚F导航用途的R的ReRAM存储器的制备TMO层在重量导航用途上的电极施加nschten顺序，而至少一个TMO层通过用离子如氧离子的lonenimplanters的装置发射，使得在这些TMO离子的输入 图层生效。

公开(公告)号：WO2017140646A1

公开(公告)日：2017-08-24

申请号：PCT/EP2017/053217

申请日：2017-02-14

Applicant: HERAEUS DEUTSCHLAND GMBH & CO. KG

Inventor： NEUMANN, Christian

IPC: H01L45/00

CPC classification number: H01L45/1233 ,  H01L27/2436 ,  H01L45/085 ,  H01L45/145 ,  H01L45/1625

Abstract: The disclosed resistive switching memory cell comprises a switchable solid electrolyte matrix comprising a metal oxide/sulphide/selenide comprising at least two metals M1 and M2, and a metal M3 which is mobile in the matrix, wherein - the atomic ratio of M1 to M2 is within the range of 75:25 to 99.99:0.01; - the valence states of M1, M2 and M3 are all positive; - the valence state of M1 is larger than the valence state of M2; and - the valence state of M2 is equal to or larger than the valence state of M3. Most preferred is amorphous silicon dioxide with M2=AI partially replacing M1=Si atoms, and containing M3=Cu.

Abstract translation: 所公开的电阻切换存储器单元包括可切换固体电解质基体，该可切换固体电解质基体包含包含至少两种金属M1和M2的金属氧化物/硫化物/硒化物和可在基体中移动的金属M3，其中 - M1与M2的原子比在75:25至99.99:0.01的范围内; - M1，M2和M3的价态均为正值; --M1的价态大于M2的价态; 并且--M2的价态等于或大于M3的价态。 最优选的是无定形二氧化硅，其中M2 = Al部分地代替M1 = Si原子，并且含有M3 = Cu。

公开(公告)号：WO2017131642A1

公开(公告)日：2017-08-03

申请号：PCT/US2016/014966

申请日：2016-01-26

Applicant: HEWLETT PACKARD ENTERPRISE DEVELOPMENT LP

Inventor： JEON, Yoocharn

IPC: H01L45/00 ,  H01L45/02

CPC classification number: H01L27/249 ,  H01L27/2409 ,  H01L27/2418 ,  H01L45/04 ,  H01L45/1226 ,  H01L45/145 ,  H01L45/146

Abstract: A resistive memory cell is integrated with a selector. The device structure includes a stack of a first electrode, one of a selector or a resistive switching layer, and a second electrode formed in a device layer of a multilayer structure of a plurality of alternating device layers and separation layers. Each second electrode is separated from other second electrodes. The device structure further includes the other of the resistive switching layer or the selector formed in contact with a plurality of the second electrodes. The device structure further includes a third electrode formed in contact with the resistive switching layer or the selector layer. A method for manufacturing the device structure is also provided.

Abstract translation:

电阻式存储单元与选择器集成在一起。 器件结构包括第一电极，选择器或电阻切换层中的一个的堆叠以及形成在多个交替器件层和分离层的多层结构的器件层中的第二电极。 每个第二电极与其他第二电极分开。 器件结构还包括形成为与多个第二电极接触的另一个电阻切换层或选择器。 器件结构还包括形成为与电阻切换层或选择器层接触的第三电极。 还提供了一种制造器件结构的方法。

公开(公告)号：WO2017106317A1

公开(公告)日：2017-06-22

申请号：PCT/US2016/066618

申请日：2016-12-14

Applicant: WANG, Shih-Yuan ,  WANG, Shih-Ping

Inventor： WANG, Shih-Yuan ,  WANG, Shih-Ping

IPC: H01L45/00 ,  H01L27/00 ,  H01L27/01 ,  H01L27/24 ,  H01L45/02

CPC classification number: H01L27/2463 ,  H01L27/101 ,  H01L45/04 ,  H01L45/08 ,  H01L45/085 ,  H01L45/1233 ,  H01L45/1253 ,  H01L45/145 ,  H01L45/146 ,  H01L45/149 ,  H01L45/1641 ,  H01L45/165

Abstract: Resistive RAM (RRAM) devices having increased reliability and related manufacturing methods are described. Greater reliability of RRAM cells over time can be achieved by avoiding direct contact of metal electrodes with the device switching layer. The contact can be avoided by cladding the switching layer in a material such as silicon or using electrodes that may contain metal but have regions that are adjacent the switching layer and lack free metal ions except for possible trace amounts.

Abstract translation: 描述了具有增加的可靠性的电阻RAM（RRAM）器件和相关的制造方法。 通过避免金属电极与器件开关层的直接接触可以实现RRAM单元随时间的更大可靠性。 可以通过将开关层包覆在诸如硅的材料中或使用可能含有金属但具有与开关层相邻的区域并且除了可能的痕量以外没有游离金属离子的电极来避免接触。

公开(公告)号：WO2016143960A1

公开(公告)日：2016-09-15

申请号：PCT/KR2015/008899

申请日：2015-08-26

Applicant: 서울대학교 산학협력단

Inventor： 권덕황 ,  김미영

IPC: H01L27/115 ,  H01L27/24

CPC classification number: H01L45/145 ,  H01L27/115 ,  H01L27/24 ,  H01L45/1253

Abstract: 본 발명은 제 1 전극, 제 2 전극 및 상기 제 1 전극과 상기 제 2 전극 사이에 형성되는 금속산화물을 포함하는 저항변화 메모리 소자가 제공된다. 구체적으로 상기 금속산화물은 서로 결정방향의 차이를 가지며 경계영역을 이루는 제 1 결정립 및 제 2 결정립을 포함하고, 상기 경계영역에는 상기 금속산화물의 결정면 중 결정학적으로 산소로만 이루어진 면에 해당되는 면지수를 가지는 면이 상기 제 1 결정립 및 상기 제 2 결정립 사이에 개재되고, 상기 경계영역은 상기 제 1 전극과 상기 제 2 전극 간에 전압이 인가될 경우 전기전도가 가능한 경로가 형성되는 면인, 저항변화 메모리 소자가 제공된다.

Abstract translation: 提供一种电阻随机存取存储器件，包括：第一电极; 第二电极; 以及形成在第一电极和第二电极之间的金属氧化物。 特别地，提供一种电阻随机存取存储器件，其中金属氧化物包括在晶体取向上彼此不同并形成边界区域的第一晶粒和第二晶粒; 其中在所述边界区域中的第一晶粒和所述第二晶粒之间插入表面，所述表面具有对应于在所述金属氧化物的晶面中仅由氧构成的表面的表面指数; 并且其中所述边界区域是在所述第一电极和所述第二电极之间施加电压时形成导电路径的表面。

公开(公告)号：WO2016122523A1

公开(公告)日：2016-08-04

申请号：PCT/US2015/013494

申请日：2015-01-29

Applicant: HEWLETT PACKARD ENTERPRISE DEVELOPMENT LP

Inventor： YANG, Jianhua ,  GE, Ning ,  SAMUELS, Katy ,  ZHANG, Minxian Max

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L27/2418 ,  G11C11/1659 ,  G11C13/0007 ,  G11C13/004 ,  G11C13/0069 ,  G11C2213/32 ,  G11C2213/34 ,  G11C2213/76 ,  H01L27/2409 ,  H01L27/2463 ,  H01L45/08 ,  H01L45/085 ,  H01L45/1233 ,  H01L45/1253 ,  H01L45/145 ,  H01L45/146 ,  H01L45/16 ,  H01L45/1625

Abstract: A resistive memory device includes a first electrode, a memristor coupled in electrical series with the first electrode, a second electrode coupled in electrical series with the memristor, a selector coupled in electrical series with the second electrode, and a third electrode coupled in electric series with the selector. The memristor includes oxygen or nitrogen elements. The selector includes a composite dielectric material of a first dielectric material, a second dielectric material that is different from the first dielectric material, and a dopant material including a cation having a migration rate faster than the oxygen or the nitrogen elements of the memristor. The first dielectric material and the second dielectric material are present in a ratio ranging from 1:9 to 9:1, and a concentration of the dopant material in the composite dielectric material ranges from about 1% up to 50%.

Abstract translation: 电阻式存储器件包括第一电极，与第一电极电串联的忆阻器，与忆阻器电连接的第二电极，与第二电极电连接的选择器，以及电连接的第三电极 与选择器。 忆阻器包括氧或氮元素。 选择器包括第一电介质材料的复合电介质材料，不同于第一电介质材料的第二电介质材料，以及包含迁移速率快于忆阻器的氧或氮元素的迁移速率的掺杂剂材料。 第一介电材料和第二介电材料以1:9至9:1的比率存在，并且复合电介质材料中的掺杂剂材料的浓度范围为约1％至50％。

公开(公告)号：WO2015138119A4

公开(公告)日：2015-11-05

申请号：PCT/US2015017370

申请日：2015-02-24

Applicant: CROSSBAR INC

Inventor： JO SUNG HYUN

IPC: G11C13/00

CPC classification number: G11C13/0097 ,  G11C11/16 ,  G11C11/1659 ,  G11C11/56 ,  G11C13/0002 ,  G11C13/0007 ,  G11C13/0011 ,  G11C13/003 ,  G11C13/004 ,  G11C13/0061 ,  G11C13/0069 ,  G11C2213/15 ,  G11C2213/55 ,  G11C2213/71 ,  G11C2213/76 ,  G11C2213/77 ,  H01L27/2409 ,  H01L27/2418 ,  H01L27/2481 ,  H01L27/249 ,  H01L45/08 ,  H01L45/085 ,  H01L45/1233 ,  H01L45/1266 ,  H01L45/145 ,  H01L45/146 ,  H01L45/16 ,  H01L45/1608

Abstract: Providing for solid state memory having a non-linear current-voltage (I-V) response is disclosed herein. By way of example, the subject disclosure provides a selector device. The selector device can be formed in series with a non-volatile memory device via a monolithic fabrication process. Further, the selector device can provide a substantially non-linear I-V response suitable to mitigate leakage current for the non-volatile memory device. In various disclosed embodiments, the series combination of the selector device and the non-volatile memory device can serve as one of a set of memory cells in a 1-transistor, many-resistor resistive memory cell array.

Abstract translation: 本文公开了具有非线性电流 - 电压（I-V）响​​应的固态存储器。 作为示例，本发明提供一种选择装置。 选择器装置可以通过单片制造工艺与非易失性存储器件串联形成。 此外，选择器装置可以提供适合于减轻非易失性存储器件的泄漏电流的基本上非线性的I-V响应。 在各种公开的实施例中，选择器装置和非易失性存储装置的串联组合可以用作1-晶体管，多电阻电阻存储单元阵列中的一组存储单元。

公开(公告)号：WO2015163928A1

公开(公告)日：2015-10-29

申请号：PCT/US2014/035586

申请日：2014-04-26

Applicant: HEWLETT-PACKARD DEVELOPMENT COMPANY, L.P.

Inventor： BUCHANAN, Brent

IPC: H03M1/12

CPC classification number: H03M1/808 ,  G11C2213/75 ,  H01L45/1253 ,  H01L45/145 ,  H03M1/78 ,  H03M1/785

Abstract: Switched memristor digital-to-analog conversion employs a set of switch-selectable programmed resistances corresponding to a digital-to-analog conversion mapping to convert a digital input into an analog output. The digital input is to establish an analog resistance of a plurality of switched memristors connected in series that are switch selectable. The plurality of switched memristors is to provide the set of switch-selectable programmed resistances in accordance with the digital-to-analog conversion mapping.

Abstract translation: 开关忆阻器数模转换采用一组对应于数 - 模转换映射的开关选择编程电阻，将数字输入转换为模拟输出。 数字输入是建立串联连接的多个切换式忆阻器的模拟电阻，其可选择开关。 多个开关式忆阻器将根据数模转换映射提供一组开关可编程电阻。

公开(公告)号：WO2015138119A1

公开(公告)日：2015-09-17

申请号：PCT/US2015/017370

申请日：2015-02-24

Applicant: CROSSBAR, INC.

Inventor： JO, Sung Hyun

IPC: G11C13/00

CPC classification number: G11C13/0097 ,  G11C11/16 ,  G11C11/1659 ,  G11C11/56 ,  G11C13/0002 ,  G11C13/0007 ,  G11C13/0011 ,  G11C13/003 ,  G11C13/004 ,  G11C13/0061 ,  G11C13/0069 ,  G11C2213/15 ,  G11C2213/55 ,  G11C2213/71 ,  G11C2213/76 ,  G11C2213/77 ,  H01L27/2409 ,  H01L27/2418 ,  H01L27/2481 ,  H01L27/249 ,  H01L45/08 ,  H01L45/085 ,  H01L45/1233 ,  H01L45/1266 ,  H01L45/145 ,  H01L45/146 ,  H01L45/16 ,  H01L45/1608

Abstract: Providing for solid state memory having a non-linear current-voltage (I-V) response is disclosed herein. By way of example, the subject disclosure provides a selector device. The selector device can be formed in series with a non-volatile memory device via a monolithic fabrication process. Further, the selector device can provide a substantially non-linear I-V response suitable to mitigate leakage current for the non-volatile memory device. In various disclosed embodiments, the series combination of the selector device and the non-volatile memory device can serve as one of a set of memory cells in a 1-transistor, many-resistor resistive memory cell array.

Abstract translation: 本文公开了提供具有非线性电流 - 电压（I-V）响​​应的固态存储器。 举例来说，本发明提供了一种选择器装置。 选择器装置可经由单片制造工艺与非易失性存储器装置串联形成。 此外，选择器装置可以提供适合于缓解非易失性存储器装置的泄漏电流的基本上非线性的I-V响应。 在各种公开的实施例中，选择器装置和非易失性存储器装置的串联组合可以用作1-晶体管，多电阻器电阻式存储器单元阵列中的一组存储器单元中的一个。