公开(公告)号：WO2013151822A1

公开(公告)日：2013-10-10

申请号：PCT/US2013/033743

申请日：2013-03-25

Applicant: APPLIED MATERIALS, INC. ,  SANCHEZ, Errol Antonio C. ,  HUANG, Yi-Chiau

Inventor： SANCHEZ, Errol Antonio C. ,  HUANG, Yi-Chiau

IPC: H01L21/265 ,  H01L21/8238

CPC classification number: H01L29/161 ,  H01L21/02381 ,  H01L21/0245 ,  H01L21/02452 ,  H01L21/0251 ,  H01L21/02532 ,  H01L21/02535 ,  H01L21/02576 ,  H01L21/02579 ,  H01L21/0262 ,  H01L21/02636 ,  H01L29/165 ,  H01L29/7848

Abstract: A method for forming germanium tin layers and the resulting embodiments are described. A germanium precursor and a tin precursor are provided to a chamber, and an epitaxial layer of germanium tin is formed on the substrate. The germanium tin layer is selectively deposited on the semiconductor regions of the substrate and can include thickness reqions of varying tin and dopant concentrations. The germanium tin layer can be selectively deposited by either alternating or concurrent flow of a halide gas to etch the surface of the substrate.

Abstract translation: 描述形成锗锡层的方法和所得到的实施例。 将锗前体和锡前体提供到室，并且在该衬底上形成锗锡的外延层。 锗锡层选择性地沉积在衬底的半导体区域上，并且可以包括不同锡和掺杂剂浓度的厚度。 可以通过卤化物气体的交替或同时流动来选择性地沉积锗锡层，以蚀刻衬底的表面。

公开(公告)号：WO2011133351A2

公开(公告)日：2011-10-27

申请号：PCT/US2011031923

申请日：2011-04-11

Applicant: APPLIED MATERIALS INC ,  SU JIE

Inventor： SU JIE

IPC: H01L21/20

CPC classification number: H01L21/0237 ,  C23C16/24 ,  C23C16/303 ,  C30B25/02 ,  C30B25/14 ,  C30B25/183 ,  C30B29/406 ,  C30B29/52 ,  H01L21/02381 ,  H01L21/02433 ,  H01L21/02447 ,  H01L21/0245 ,  H01L21/02452 ,  H01L21/02458 ,  H01L21/02502 ,  H01L21/0254 ,  H01L21/0262

Abstract: Hybrid MOCVD or HVPE epitaxial system for in- situ epitaxially growth of group III-nitride layers and group IV semiconductor layers and/or group IV compounds. A hybrid deposition chamber is coupled to each of a first and second precursor delivery system to grow both a transition film comprising either group IV semiconductor or group IV compound and a film comprising a group III-nitride on the transition film. In one embodiment, the first precursor delivery system is coupled to both a silicon precursor and a second group IV precursor while the second precursor delivery system is coupled to a metalorganic precursor. In embodiments, a layer comprising a silicon semiconductor is deposited over a substrate and a group III-nitride epitaxial film is then deposited in-situ over the substrate.

Abstract translation: 用于III族氮化物层和IV族半导体层和/或IV族化合物的原位外延生长的混合MOCVD或HVPE外延体系。 混合沉积室耦合到第一和第二前体递送系统中的每一个，以在转移膜上生长包括IV族半导体或IV族化合物的过渡膜和包含III族氮化物的膜。 在一个实施方案中，第一前体递送系统连接到硅前体和第二组IV前体，而第二前体递送系统与金属有机前体偶联。 在实施例中，将包含硅半导体的层沉积在衬底上，然后将III-III族氮化物外延膜原位沉积在衬底上。

公开(公告)号：WO2010033641A1

公开(公告)日：2010-03-25

申请号：PCT/US2009/057218

申请日：2009-09-16

Applicant: ARIZONA BOARD OF REGENTS, a Body Corporate acting for and on behalf of ARIZONA STATE UNIVERSITY ,  KOUVETAKIS, John ,  MENENDEZ, Jose ,  ROUCKA, Radek ,  MATTHEWS, Jay

Inventor： KOUVETAKIS, John ,  MENENDEZ, Jose ,  ROUCKA, Radek ,  MATTHEWS, Jay

IPC: H01L31/0352 ,  H01L31/18 ,  H01L31/0312 ,  H01L31/105

CPC classification number: H01L31/107 ,  H01L21/02381 ,  H01L21/0245 ,  H01L21/02452 ,  H01L21/02532 ,  H01L21/02535 ,  H01L21/0257 ,  H01L27/14649 ,  H01L31/03125 ,  H01L31/075

Abstract: Photodiode devices with GeSn active layers can be integrated directly on p+ Si platforms under CMOS-compatible conditions. It has been found that even minor amounts of Sn incorporation (2 %) dramatically expand the range of IR detection up to at least 1750 nm and substantially increases the absorption. The corresponding photoresponse can cover of all telecommunication bands using entirely group IV materials.

Abstract translation: 具有GeSn有源层的光电二极管器件可以在CMOS兼容条件下直接集成到p + Si平台上。 已经发现，甚至少量的Sn掺入（2％）显着地将IR检测的范围扩大到至少1750nm，并且显着增加了吸收。 相应的光响应可以覆盖所有使用完全IV组材料的电信频段。

公开(公告)号：WO2009061886A2

公开(公告)日：2009-05-14

申请号：PCT/US2008/082584

申请日：2008-11-06

Applicant: MASSACHUSETTS INSTITUTE OF TECHNOLOGY ,  BAI, Yu ,  LEE, Minjoo, L. ,  FITZGERALD, Eugene, A.

Inventor： BAI, Yu ,  LEE, Minjoo, L. ,  FITZGERALD, Eugene, A.

IPC: H01L21/20

CPC classification number: H01L21/0251 ,  B82Y10/00 ,  H01L21/02395 ,  H01L21/0245 ,  H01L21/02452 ,  H01L21/02463 ,  H01L21/02532 ,  H01L21/02535 ,  H01L29/1054 ,  Y10S438/933 ,  Y10S438/938

Abstract: A semiconductor structure is provided. The semiconductor structure includes one or more III-IV material-based semiconductor layers. A tensile-strained Ge layer is formed on the one or more a III-IV material-based semiconductor layers. The tensile-strained Ge layer is produced through lattice-mismatched heteroepitaxy on the one or more a III-IV material-based semiconductor layers.

Abstract translation: 提供半导体结构。 该半导体结构包括一个或多个III-IV材料基半导体层。 在一个或多个III-IV族材料基半导体层上形成拉伸应变Ge层。 拉伸应变Ge层是通过在一个或多个基于III-IV族材料的半导体层上的晶格失配的异质外延产生的。

公开(公告)号：WO2006034025A1

公开(公告)日：2006-03-30

申请号：PCT/US2005/033148

申请日：2005-09-16

Applicant: ARIZONA BOARD OF REGENTS ,  KOUVETAKIS, John ,  MENENDEZ, Jose ,  TOLLE, John

Inventor： KOUVETAKIS, John ,  MENENDEZ, Jose ,  TOLLE, John

IPC: G02F1/03

CPC classification number: G02F1/017 ,  B82Y20/00 ,  G02F1/01708 ,  G02F2001/0157 ,  G02F2203/11 ,  H01L21/02381 ,  H01L21/0245 ,  H01L21/02452 ,  H01L21/02532 ,  H01L21/02535 ,  H01L21/0262 ,  H01L31/028 ,  H01L31/035254 ,  H01L31/109 ,  Y02E10/547

Abstract: A semiconductor structure including a single quantum well Ge 1-x1-y Si x1 Sn/Ge 1-x2 Si x2 heterostructure grown strain-free on Si(100) via a Sn 1-x Ge x buffer layer is shown.

Abstract translation: 包括单量子阱Ge

公开(公告)号：WO2014178204A1

公开(公告)日：2014-11-06

申请号：PCT/JP2014/051967

申请日：2014-01-29

Applicant: 株式会社 東芝

Inventor： 小池　正浩 ,  上牟田　雄一 ,  手塚　勉

IPC: H01L21/336 ,  H01L21/28 ,  H01L29/78 ,  H01L29/786

CPC classification number: H01L29/045 ,  H01L21/02381 ,  H01L21/02452 ,  H01L21/02532 ,  H01L21/28052 ,  H01L21/2807 ,  H01L21/28518 ,  H01L29/16 ,  H01L29/45 ,  H01L29/66477 ,  H01L29/78

Abstract: 　本発明の実施形態の半導体装置は、Ｇｅを主成分とする半導体層と、前記半導体層の表面部上に設けられた金属Ｇｅ化合物領域と、を具備し、前記金属Ｇｅ化合物領域と前記半導体層との界面付近にＳｎを含有し、前記金属Ｇｅ化合物領域が前記半導体層の表面上にエピタキシャル成長している。

Abstract translation: 根据本发明的一个实施例的半导体器件具有：以Ge为主要成分的半导体层; 以及设置在半导体层的表面部分上的金属Ge化合物区域。 该半导体器件在金属Ge化合物区域和半导体层之间的界面附近包含Sn。 在半导体层的表面上外延生长金属Ge化合物区域。

公开(公告)号：WO2014026304A1

公开(公告)日：2014-02-20

申请号：PCT/CN2012/001375

申请日：2012-10-12

Applicant: 中国科学院微电子研究所

Inventor： 马小龙 ,  殷华湘 ,  付作振

IPC: H01L21/20 ,  H01L29/786

CPC classification number: H01L21/0257 ,  H01L21/0237 ,  H01L21/0245 ,  H01L21/02452 ,  H01L21/02521 ,  H01L21/02532 ,  H01L21/02535 ,  H01L21/02612 ,  H01L21/02614 ,  H01L21/02617 ,  H01L21/02639 ,  H01L21/268 ,  H01L29/1054 ,  H01L29/12

Abstract: 一种高迁移率材料层制造方法，包括：在衬底（1）中和/或上形成多种前驱物；脉冲激光处理，使得多种前驱物相互反应形成高迁移率材料层。此外还提供一种半导体器件制造方法，包括：在绝缘衬底上形成缓冲层（3）；采用上述高迁移率材料层制造方法，在缓冲层上形成第一高迁移率材料层（6A）；采用上述高迁移率材料层制造方法，在第一高迁移率材料层（6A）上形成第二高迁移率材料层（6B）；在第一和第二高迁移率材料层中形成沟槽隔离（8）并定义有源区。该半导体器件制造方法，通过调整激光处理的脉冲个数和能量密度，在绝缘衬底上分多次形成了多层高迁移率材料以用作器件沟道区，有效提高了器件载流子迁移率并进一步提高了器件驱动能力。

公开(公告)号：WO2010103792A1

公开(公告)日：2010-09-16

申请号：PCT/JP2010/001621

申请日：2010-03-08

Applicant: 住友化学株式会社 ,  高田 朋幸 ,  秦 雅彦 ,  山中 貞則

Inventor： 高田　朋幸 ,  秦　雅彦 ,  山中　貞則

IPC: H01L21/20 ,  H01L21/762

CPC classification number: H01L21/0237 ,  H01L21/02381 ,  H01L21/02447 ,  H01L21/0245 ,  H01L21/02452 ,  H01L21/02463 ,  H01L21/02538 ,  H01L21/02546 ,  H01L21/02642 ,  H01L29/107 ,  H01L29/73 ,  H01L29/7371 ,  H01L29/772

Abstract: 　結晶薄膜を有する半導体基板の設計および上記結晶薄膜の膜質および膜厚の制御を容易にできる半導体基板を提供する。具体的には、ベース基板と、ベース基板上に、一体にまたは分離して設けられ、化合物半導体の結晶成長を阻害する阻害層とを備え、阻害層は、ベース基板まで阻害層を貫通する複数の開口を有する複数の第１開口領域を有し、複数の第１開口領域のそれぞれは、内部に同一の配置で設けられた複数の第１開口を含み、複数の第１開口の一部は、電子素子が形成されるべき第１化合物半導体が設けられている第１素子形成開口であり、複数の第１開口の他の一部は、電子素子が形成されない第１ダミー開口である半導体基板を提供する。

Abstract translation: 提供了具有晶体薄膜的半导体衬底，可以容易地设计，并且可以容易地控制晶体薄膜的质量和厚度。 具体地，半导体基板设置有基底基板和抑制层，其一体地或分开设置在基底基板上并抑制化合物半导体的晶体生长。 抑制层具有多个具有多个开口的第一开口区域，该多个开口穿过抑制层以到达基底基板。 每个第一开口区域包括在同一布置中内部的多个第一开口，一些第一开口是设置有要在其上形成电子元件的第一化合物半导体的第一元件形成开口，并且第一开口的其余部分 开口是第一虚拟开口，其中不形成电子元件。

公开(公告)号：WO2018195703A1

公开(公告)日：2018-11-01

申请号：PCT/CN2017/081658

申请日：2017-04-24

Applicant: 苏州晶湛半导体有限公司

Inventor： 向鹏 ,  程凯

IPC: H01L33/00

CPC classification number: H01L23/562 ,  H01L21/02378 ,  H01L21/02381 ,  H01L21/02389 ,  H01L21/0242 ,  H01L21/0245 ,  H01L21/02452 ,  H01L21/02458 ,  H01L21/02477 ,  H01L21/0251 ,  H01L21/0254 ,  H01L29/2003 ,  H01L33/12 ,  H01L33/32 ,  H01L33/34

Abstract: 本发明公开了一种半导体结构和制备半导体结构的方法，解决了外延结构易龟裂、翘曲大以及位错密度大的问题。该半导体结构包括：衬底；以及设置在所述衬底上方的至少一个组成调制层；其中，每一个所述组成调制层的材料为半导体化合物，所述半导体化合物至少包括第一元素和第二元素，其中所述第一元素的原子序数小于所述第二元素的原子序数；其中，在每一个所述组成调制层中沿所述衬底的外延方向上，所述第一元素在化合物组成中的原子个数百分比先逐渐减少再逐渐增大，所述逐渐减少阶段的厚度大于逐渐增大阶段的厚度，逐渐增大后的原子个数百分比小于等于逐渐减少之前的原子个数百分比。

公开(公告)号：WO2014026305A1

公开(公告)日：2014-02-20

申请号：PCT/CN2012/001376

申请日：2012-10-12

Applicant: 中国科学院微电子研究所

Inventor： 马小龙 ,  殷华湘 ,  付作振

IPC: H01L29/786

CPC classification number: H01L29/66477 ,  H01L21/02381 ,  H01L21/0245 ,  H01L21/02452 ,  H01L21/02532 ,  H01L21/02535 ,  H01L21/02675 ,  H01L21/26506 ,  H01L21/268 ,  H01L29/1054 ,  H01L29/161 ,  H01L29/165 ,  H01L29/517 ,  H01L29/665 ,  H01L29/66575 ,  H01L29/66651 ,  H01L29/66659 ,  H01L29/78 ,  H01L29/7848

Abstract: 提供一种半导体器件，包括衬底（1）、衬底（1）上的栅极堆叠结构（2）、栅极堆叠结构（2）两侧衬底（1）中的源漏区（4）、衬底中源漏区（4）之间的沟道区，其特征在于:源漏区（4）中至少一个包括GeSn合金。依照该半导体器件及其制造方法，通过注入前驱物然后激光快速退火，形成了高Sn含量的GeSn应力源漏区（4），有效提高了沟道区器件载流子迁移率并进一步提高了器件驱动能力。