公开(公告)号：WO2017160692A1

公开(公告)日：2017-09-21

申请号：PCT/US2017/022045

申请日：2017-03-13

申请人： APPLIED MATERIALS, INC.

发明人： MOFFATT, Stephen ,  RANISH, Joseph M.

IPC分类号： H01L21/02 ,  H01L21/67

CPC分类号： H01J37/32889 ,  C23C16/452 ,  C30B25/105 ,  C30B29/06 ,  C30B29/36 ,  H01L21/02529 ,  H01L21/02532 ,  H01L21/02576 ,  H01L21/0262 ,  H01L21/02636 ,  H01L21/67069

摘要： Implementations described herein provide apparatus and methods for laser-assisted deposition of films while forming electronic devices. In one implementation, a method for depositing a layer on one or more substrates is provided. The method comprises flowing a deposition precursor gas across a surface of the one or more substrates disposed within a processing volume of a processing chamber, thermally activating the deposition precursor gas to deposit a material layer on the surface of the one or more substrates, dissociating an etch precursor gas in a gas activation cell by exposing the etch precursor gas to photons from an energy source assembly having a wavelength selected for pyrolytic dissociation of the etch precursor gas and introducing the dissociated etch precursor gas into the processing volume to etch at least a portion of the material layer from the surface of the one or more substrates.

摘要翻译： 本文描述的实施方式提供了用于在形成电子器件的同时激光辅助沉积膜的装置和方法。 在一个实施方式中，提供了用于在一个或多个衬底上沉积层的方法。 该方法包括使沉积前体气体流过设置在处理室的处理容积内的一个或多个基底的表面，热激活沉积前体气体以在该一个或多个基底的表面上沉积材料层，解离 通过将蚀刻前体气体暴露于来自具有为蚀刻前体气体的热解离解而选择的波长的能量源组件的光子，并且将解离的蚀刻前体气体引入到处理体积中以蚀刻至少一部分 的材料层从一个或多个基板的表面移除。

公开(公告)号：WO2017081727A1

公开(公告)日：2017-05-18

申请号：PCT/JP2015/081495

申请日：2015-11-09

申请人： ユニサンティス エレクトロニクス シンガポール プライベート リミテッド ,  舛岡 富士雄 ,  中村 広記 ,  原田 望

发明人： 舛岡　富士雄 ,  中村　広記 ,  原田　望

IPC分类号： H01L21/336 ,  H01L29/78

CPC分类号： H01L29/66742 ,  H01L21/02636 ,  H01L21/28026 ,  H01L21/32133 ,  H01L21/32139 ,  H01L29/42392 ,  H01L29/78 ,  H01L29/78642 ,  H01L29/78696

摘要： ゲート電極を形成後、柱状半導体層を形成する半導体装置の製造方法もしくは、その結果としての半導体装置を提供することを目的とする。　基板上に形成された平面状半導体層上に第１の絶縁膜と第２の絶縁膜を堆積し、前記第２の絶縁膜にゲート電極を形成するための第１の孔を形成し、前記第１の孔に第１の金属を埋め込むことにより前記ゲート電極を形成し、前記ゲート電極の上面且つ前記第１の孔の側面に第３の絶縁膜からなるサイドウォールを形成し、前記第３の絶縁膜からなるサイドウォールをマスクとしてエッチングをすることにより前記ゲート電極と前記第１の絶縁膜に第２の孔を形成し、前記第２の孔の側面にゲート絶縁膜を形成し、前記第２の孔に前記平面状半導体層から半導体層をエピタキシャル成長させることにより第１の柱状半導体層を形成することを特徴とすることにより上記課題を解決する。

摘要翻译： 在形成后

栅电极，制造半导体器件的用于形成柱状半导体层或一个目的是提供一种半导体器件的结果的方法。 第一绝缘膜和所述第二绝缘膜被沉积在衬底上形成的平面状半导体层上，形成用于形成在所述第二绝缘膜上的栅电极的第一孔，其中 栅电极是通过在第一孔中嵌入第一金属，以形成侧壁和第三绝缘膜的上表面的侧表面和栅电极的第一孔，所述第三上形成 由形成在所述栅电极和通过蚀刻作为掩膜的第一绝缘膜中的第二孔的绝缘膜的侧壁的，以形成一栅极上的第二孔的侧表面上的绝缘膜，所述 并且通过在第二孔中从平面半导体层外延生长半导体层来形成第一柱状半导体层。

公开(公告)号：WO2016164152A1

公开(公告)日：2016-10-13

申请号：PCT/US2016/022702

申请日：2016-03-16

申请人： APPLIED MATERIALS, INC.

发明人： DUBE, Abhishek ,  LI, Xuebin ,  HUANG, Yi-Chiau ,  CHUNG, Hua ,  CHU, Schubert S.

IPC分类号： H01L21/20

CPC分类号： H01L21/02576 ,  H01L21/02381 ,  H01L21/02532 ,  H01L21/0262 ,  H01L21/02636

摘要： Embodiments of the present disclosure generally relate to methods for forming a doped silicon epitaxial layer on semiconductor devices at increased pressure and reduced temperature. In one embodiment, the method includes heating a substrate disposed within a processing chamber to a temperature of about 550 degrees Celsius to about 800 degrees Celsius, introducing into the processing chamber a silicon source comprising trichlorosilane (TCS), a phosphorus source, and a gas comprising a halogen, and depositing a silicon containing epitaxial layer comprising phosphorus on the substrate, the silicon containing epitaxial layer having a phosphorus concentration of about 1x10 21 atoms per cubic centimeter or greater, wherein the silicon containing epitaxial layer is deposited at a chamber pressure of about 150 Torr or greater.

摘要翻译： 本公开的实施例一般涉及在增加的压力和降低的温度下在半导体器件上形成掺杂硅外延层的方法。 在一个实施例中，该方法包括将设置在处理室内的衬底加热至约550摄氏度至约800摄氏度的温度，将包含三氯硅烷（TCS），磷源和气体的硅源引入处理室 包括卤素，并且在所述衬底上沉积包含磷的含硅外延层，所述含硅外延层具有约1×10 21原子/立方厘米或更大的磷浓度，其中所述含硅外延层以约室的压力沉积 150乇以上。

公开(公告)号：WO2014113472A1

公开(公告)日：2014-07-24

申请号：PCT/US2014/011683

申请日：2014-01-15

申请人： SOLAN, LLC ,  DAVIS, Mark, Alan

发明人： DAVIS, Mark, Alan

IPC分类号： H01L21/02 ,  H01L21/20 ,  H01L29/66

CPC分类号： C01B32/182 ,  C01B32/00 ,  C01B32/152 ,  C01B32/16 ,  C01B32/18 ,  C01B32/184 ,  C01B32/186 ,  C01B32/188 ,  C01B32/20 ,  C01B2204/04 ,  C23C14/0605 ,  C23C14/34 ,  C23C16/04 ,  C23C16/26 ,  H01L21/02 ,  H01L21/02104 ,  H01L21/02115 ,  H01L21/02225 ,  H01L21/0226 ,  H01L21/02263 ,  H01L21/02266 ,  H01L21/02271 ,  H01L21/02296 ,  H01L21/02318 ,  H01L21/0237 ,  H01L21/02527 ,  H01L21/02587 ,  H01L21/0262 ,  H01L21/02628 ,  H01L21/02631 ,  H01L21/02636 ,  H01L21/02645 ,  H01L21/2855 ,  H01L21/28556 ,  H01L21/28562 ,  H01L29/1606 ,  H01L29/413 ,  H01L29/66015

摘要： A method of forming a graphite-based structure on a substrate comprises patterning the substrate thereby forming a plurality of elements on the substrate. Each respective element in the plurality of elements is separated from an adjacent element on the substrate by a corresponding trench in a plurality of trenches on the substrate and each respective element in the plurality of elements has a corresponding top surface. The method further comprises segmentedly depositing a graphene initiating layer onto the top surface of each respective element in the plurality of elements; and generating graphene using the graphene initiating layer thereby forming the graphite -based structure.

摘要翻译： 在基板上形成石墨基结构的方法包括对基板进行图案化，从而在基板上形成多个元件。 多个元件中的每个元件通过衬底上的多个沟槽中的对应沟槽与衬底上的相邻元件分离，并且多个元件中的每个相应元件具有相应的顶表面。 该方法还包括在多个元件的每个相应元件的顶表面上分段沉积石墨烯起始层; 并使用石墨烯起始层产生石墨烯，从而形成基于石墨的结构。

公开(公告)号：WO2013151822A1

公开(公告)日：2013-10-10

申请号：PCT/US2013/033743

申请日：2013-03-25

申请人： APPLIED MATERIALS, INC. ,  SANCHEZ, Errol Antonio C. ,  HUANG, Yi-Chiau

发明人： SANCHEZ, Errol Antonio C. ,  HUANG, Yi-Chiau

IPC分类号： H01L21/265 ,  H01L21/8238

CPC分类号： H01L29/161 ,  H01L21/02381 ,  H01L21/0245 ,  H01L21/02452 ,  H01L21/0251 ,  H01L21/02532 ,  H01L21/02535 ,  H01L21/02576 ,  H01L21/02579 ,  H01L21/0262 ,  H01L21/02636 ,  H01L29/165 ,  H01L29/7848

摘要： A method for forming germanium tin layers and the resulting embodiments are described. A germanium precursor and a tin precursor are provided to a chamber, and an epitaxial layer of germanium tin is formed on the substrate. The germanium tin layer is selectively deposited on the semiconductor regions of the substrate and can include thickness reqions of varying tin and dopant concentrations. The germanium tin layer can be selectively deposited by either alternating or concurrent flow of a halide gas to etch the surface of the substrate.

摘要翻译： 描述形成锗锡层的方法和所得到的实施例。 将锗前体和锡前体提供到室，并且在该衬底上形成锗锡的外延层。 锗锡层选择性地沉积在衬底的半导体区域上，并且可以包括不同锡和掺杂剂浓度的厚度。 可以通过卤化物气体的交替或同时流动来选择性地沉积锗锡层，以蚀刻衬底的表面。

公开(公告)号：WO2013095342A1

公开(公告)日：2013-06-27

申请号：PCT/US2011/065916

申请日：2011-12-19

申请人： INTEL CORPORATION ,  THEN, Han Wui ,  CHAU, Robert ,  CHU-KUNG, Benjamin ,  DEWEY, Gilbert ,  KAVALIEROS, Jack ,  METZ, Matthew V. ,  MUKHERJEE, Niloy ,  PILLARISETTY, Ravi ,  RADOSAVLJEVIC, Marko

发明人： THEN, Han Wui ,  CHAU, Robert ,  CHU-KUNG, Benjamin ,  DEWEY, Gilbert ,  KAVALIEROS, Jack ,  METZ, Matthew V. ,  MUKHERJEE, Niloy ,  PILLARISETTY, Ravi ,  RADOSAVLJEVIC, Marko

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L29/0673 ,  B82Y10/00 ,  G05F3/02 ,  H01L21/02603 ,  H01L21/02636 ,  H01L21/225 ,  H01L21/283 ,  H01L21/30604 ,  H01L21/31 ,  H01L21/31116 ,  H01L21/32133 ,  H01L21/324 ,  H01L29/04 ,  H01L29/0676 ,  H01L29/068 ,  H01L29/2003 ,  H01L29/41725 ,  H01L29/42356 ,  H01L29/42392 ,  H01L29/66439 ,  H01L29/66462 ,  H01L29/66469 ,  H01L29/775 ,  H01L29/78696

摘要： Transistors suitable for high voltage and high frequency operation. A nanowire is disposed vertically or horizontally on a substrate. A longitudinal length of the nanowire is defined into a channel region of a first semiconductor material, a source region electrically coupled with a first end of the channel region, a drain region electrically coupled with a second end of the channel region, and an extrinsic drain region disposed between the channel region and drain region. The extrinsic drain region has a wider bandgap than that of the first semiconductor. A gate stack including a gate conductor and a gate insulator coaxially wraps completely around the channel region, drain and source contacts similarly coaxially wrap completely around the drain and source regions.

摘要翻译： 晶体管适用于高压和高频工作。 纳米线垂直或水平地设置在基板上。 纳米线的纵向长度被限定为第一半导体材料的沟道区域，与沟道区域的第一端电耦合的源极区域，与沟道区域的第二端电耦合的漏极区域和外部漏极 区域设置在沟道区域和漏极区域之间。 外在漏极区具有比第一半导体更宽的带隙。 包括栅极导体和栅极绝缘体的栅极堆叠器完全同轴地包裹在沟道区域周围，漏极和源极触点类似地在漏极和源极区域周围同轴地包绕。

公开(公告)号：WO2013001014A1

公开(公告)日：2013-01-03

申请号：PCT/EP2012/062587

申请日：2012-06-28

申请人： SOITEC ,  OMMIC ,  CENTRE NATIONAL DE LA RECHERCHE SCIENTIFIQUE (CNRS) ,  SCHENK, David ,  BAVARD, Alexis ,  CORDIER, Yvon ,  FRAYSSINET, Eric ,  KENNARD, Mark ,  RONDI, Daniel

发明人： SCHENK, David ,  BAVARD, Alexis ,  CORDIER, Yvon ,  FRAYSSINET, Eric ,  KENNARD, Mark ,  RONDI, Daniel

IPC分类号： H01L21/02 ,  H01L21/20 ,  C30B25/02 ,  H01L29/872 ,  C30B29/38

CPC分类号： H01L21/0254 ,  B82Y20/00 ,  C30B25/183 ,  C30B29/406 ,  H01L21/02378 ,  H01L21/02381 ,  H01L21/02458 ,  H01L21/02505 ,  H01L21/02636 ,  H01L29/2003 ,  H01L29/7786 ,  H01L29/872 ,  H01L33/007 ,  H01S5/2009 ,  H01S5/305 ,  H01S5/3063 ,  H01S5/3216 ,  H01S5/34333

摘要： The invention relates to a method for manufacturing, by means of epitaxy, a monocrystalline layer (3; 3', 3") of GaN on a substrate (1) wherein the coefficient of thermal expansion is less than the coefficient of thermal expansion of GaN, comprising the following steps: (b) three-dimensional epitaxial growth of a layer (3a) of GaN relaxed at the epitaxial temperature, (c1) growth of an intermediate layer (4a) of B w Al x Ga y ln z N, (c2) growth of a layer (3b) of B w Al x Ga y ln z N, (c3) growth of an intermediate layer (4b) of B w Al x Ga y ln z N, at least one of the layers (3b, 4a, 4b) formed in steps (c1) to (c3) being an at least ternary III-N alloy comprising aluminium and gallium, (d) growth of said layer (3; 3', 3") of GaN.

摘要翻译： 本发明涉及一种用于通过外延制造衬底（1）上的GaN的单晶层（3; 3'，3“）的方法，其中热膨胀系数小于GaN的热膨胀系数 包括以下步骤：（b）在外延温度下弛豫GaN的层（3a）的三维外延生长，（c1）BwAlxGaylnzN的中间层（4a）的生长，（c2）层的生长 3b），（c3）BwAlxGaylnzN的中间层（4b）的生长，步骤（c1）至（c3）中形成的至少一层（3b，4a，4b）为至少三元III-N 包含铝和镓的合金，（d）GaN的所述层（3; 3'，3“）的生长。

公开(公告)号：WO2012136665A1

公开(公告)日：2012-10-11

申请号：PCT/EP2012/056091

申请日：2012-04-03

申请人： COMMISSARIAT À L'ÉNERGIE ATOMIQUE ET AUX ÉNERGIES ALTERNATIVES ,  EYMERY, Joël ,  SALOMON, Damien ,  CHEN, Xiaojun ,  DURAND, Christophe

发明人： EYMERY, Joël ,  SALOMON, Damien ,  CHEN, Xiaojun ,  DURAND, Christophe

IPC分类号： H01L29/775 ,  H01L21/02 ,  B82Y40/00 ,  B82Y10/00 ,  H01L29/06 ,  H01L29/861 ,  H01L29/66

CPC分类号： H01L21/02636 ,  B82Y10/00 ,  B82Y30/00 ,  B82Y40/00 ,  H01L21/0242 ,  H01L21/02458 ,  H01L21/02521 ,  H01L21/0254 ,  H01L21/0259 ,  H01L21/02603 ,  H01L21/0262 ,  H01L21/02631 ,  H01L21/02639 ,  H01L21/02661 ,  H01L29/0665 ,  H01L29/0676 ,  H01L29/068 ,  H01L29/66469 ,  H01L29/775 ,  H01L29/861 ,  H01L33/18 ,  H01L33/24 ,  H01L33/38 ,  H01L2924/0002 ,  H01L2924/00

摘要： Procédé de croissance sélective sans catalyseur sur une structure semiconductrice. Selon ce procédé, qui s'applique notamment en électronique, on forme une structure semiconductrice (12) à partir de premiers flux gazeux ou moléculaires; en même temps ou de façon décalée, on ajoute à ceux-ci au moins un deuxième flux gazeux ou moléculaire, pour faire croître sélectivement et in situ une couche diélectrique (14) sur la structure; puis on fait croître sur celle-ci une autre structure semiconductrice (16) à partir de troisièmes flux gazeux ou moléculaires.

摘要翻译： 本发明涉及一种在半导体结构上无催化剂选择性生长的方法。 根据特别适用于电子领域的方法，使用第一气态或分子流形成半导体结构（12）。 同时或之后，将至少一个第二气态或分子流添加到第一流中，以使介质层（14）在结构上选择性地和原位生长。 接下来，使用第三气态或分子流使另一半导体结构（16）在第一结构上生长。

公开(公告)号：WO2010062644A3

公开(公告)日：2010-07-22

申请号：PCT/US2009062356

申请日：2009-10-28

申请人： UNIV CALIFORNIA ,  WANG DELI ,  SOCI CESARE ,  BAO XINYU ,  WEI WEI ,  JING YI ,  SUN KE

发明人： WANG DELI ,  SOCI CESARE ,  BAO XINYU ,  WEI WEI ,  JING YI ,  SUN KE

IPC分类号： H01L21/20 ,  B82B3/00

CPC分类号： H01L21/0262 ,  B82Y10/00 ,  H01L21/02381 ,  H01L21/02543 ,  H01L21/02546 ,  H01L21/02549 ,  H01L21/02573 ,  H01L21/02603 ,  H01L21/02636 ,  H01L27/0605 ,  H01L29/0665 ,  H01L29/0673 ,  H01L29/0676 ,  H01L29/068 ,  H01L29/20 ,  H01L29/205 ,  H01L29/267 ,  H01L29/7784 ,  H01L29/88 ,  H01L31/035281 ,  H01L31/03529 ,  H01L31/074 ,  H01L33/08 ,  H01L33/20 ,  H01L33/32 ,  Y02E10/50 ,  Y10S438/938 ,  Y10S438/967 ,  Y10S438/974 ,  Y10S977/762 ,  Y10S977/763 ,  Y10S977/764 ,  Y10S977/765 ,  Y10S977/813 ,  Y10S977/815 ,  Y10S977/819 ,  Y10S977/825

摘要： Embodiments of the invention provide a method for direct heteroepitaxial growth of vertical III-V semiconductor nanowires on a silicon substrate. The silicon substrate is etched to substantially completely remove native oxide. It is promptly placed in a reaction chamber. The substrate is heated and maintained at a growth temperature. Group III-V precursors are flowed for a growth time. Preferred embodiment vertical Group III-V nanowires on silicon have a core-shell structure, which provides a radial homojunction or heterojunction. A doped nanowire core is surrounded by a shell with complementary doping. Such can provide high optical absorption due to the long optical path in the axial direction of the vertical nanowires, while reducing considerably the distance over which carriers must diffuse before being collected in the radial direction. Alloy composition can also be varied. Radial and axial homojunctions and heterojunctions can be realized. Embodiments provide for flexible Group III-V nanowire structures. An array of Group III-V nanowire structures is embedded in polymer. A fabrication method forms the vertical nanowires on a substrate, e.g., a silicon substrate. Preferably, the nanowires are formed by the preferred methods for fabrication of Group III-V nanowires on silicon. Devices can be formed with core/shell and core/multi-shell nanowires and the devices are released from the substrate upon which the nanowires were formed to create a flexible structure that includes an array of vertical nanowires embedded in polymer.

摘要翻译： 本发明的实施例提供了一种在硅衬底上直接异质外延生长垂直III-V半导体纳米线的方法。 蚀刻硅衬底以基本上完​​全去除天然氧化物。 将其迅速置于反应室中。 将基底加热并保持在生长温度。 III-V族前体流过生长时间。 优选的实施例中，硅上的垂直III-V族III族纳米线具有核 - 壳结构，其提供径向同态结或异质结。 掺杂的纳米线芯由具有互补掺杂的壳包围。 这样可以由于在垂直的纳米线的轴向方向上的长的光路而提供高的光学吸收，同时在径向方向收集载体之前要大大减小载体必须扩散的距离。 合金成分也可以变化。 可以实现径向和轴向同态和异质结。 实施例提供柔性III-V族纳米线结构。 III-V族纳米线结构阵列嵌入聚合物中。 制造方法在衬底（例如，硅衬底）上形成垂直的纳米线。 优选地，通过在硅上制造III-V族III族纳米线的优选方法形成纳米线。 器件可以用核/壳和核/多壳纳米线形成，并且器件从其上形成纳米线的衬底释放以产生包括嵌入聚合物中的垂直纳米线阵列的柔性结构。

公开(公告)号：WO2009123926A1

公开(公告)日：2009-10-08

申请号：PCT/US2009/038568

申请日：2009-03-27

申请人： ARIZONA BOARD OF REGENTS, A BODY CORPORATE OF THE STATE OF ARIZONA ACTG FOR & ON BEHALF ... ,  KOUVETAKIS, John ,  FANG, Yan-yan

发明人： KOUVETAKIS, John ,  FANG, Yan-yan

IPC分类号： H01L21/205

CPC分类号： H01L21/0262 ,  C23C16/04 ,  C23C16/30 ,  C30B25/02 ,  C30B29/52 ,  H01L21/02381 ,  H01L21/02532 ,  H01L21/02631 ,  H01L21/02636 ,  H01L21/02642

摘要： Single-source silyl-germanes hydrides can be used to deposit Gei_xSix seamlessly, conformally and selectively in the "source/drain" regions of prototypical transistors, leading to potentially significant performance gains derived from mobility enhancement, and applications in optoelectronics. Low-temperature heteroepitaxy (300 - 430 0C) produces monocrystalline microstructures, smooth and continuous surface morphologies and low defect densities. Strain engineering can be achieved by incorporating the entire SiGe content of precursors into the film.

摘要翻译： 可以使用单源甲硅烷基锗烷氢化物在原型晶体管的“源极/漏极”区域中无缝地，保形地和选择性地沉积Gei_xSix，从而导致来自移动性增强的潜在的显着性能增益以及光电子学中的应用。 低温异质外延（300-430℃）产生单晶微结构，光滑连续的表面形态和低缺陷密度。 应变工程可以通过将前体的整个SiGe含量纳入薄膜来实现。