公开(公告)号：WO2018148012A1

公开(公告)日：2018-08-16

申请号：PCT/US2018/014989

申请日：2018-01-24

Applicant: QUALCOMM INCORPORATED

Inventor： MARINO, Fabio Alessio ,  MENEGOLI, Paolo ,  KANIKE, Narasimhulu ,  CAROBOLANTE, Francesco ,  LIANG, Qingqing

IPC: H01L29/93

CPC classification number: H01L29/93 ,  H01L21/28052 ,  H01L21/28518 ,  H01L29/456 ,  H01L29/4933 ,  H01L29/66174 ,  H01L29/66189

Abstract: Certain aspects of the present disclosure provide a semiconductor variable capacitor. The semiconductor variable capacitor generally includes a first noninsulative region disposed above a semiconductor region, and a second non-insulative region disposed adjacent to the semiconductor region. In certain aspects, the semiconductor variable capacitor also includes a first silicide layer disposed above the second non-insulative region, wherein the first silicide layer overlaps at least a portion of the semiconductor region. In certain aspects, a control region may be disposed adjacent to the semiconductor region such that a capacitance between the first noninsulative region and the second non-insulative region is configured to be adjusted by varying a control voltage applied to the control region.

公开(公告)号：WO2017192432A1

公开(公告)日：2017-11-09

申请号：PCT/US2017/030363

申请日：2017-05-01

Applicant: SILICET, LLC

Inventor： DOLNY, Gary, M. ,  RICHARDS, Jr. William, R. ,  MILANOWSKI, Randall

IPC: H01L29/47 ,  H01L29/66 ,  H01L29/78 ,  H01L29/08

CPC classification number: H01L29/7839 ,  H01L21/28518 ,  H01L21/28537 ,  H01L29/4236 ,  H01L29/42376 ,  H01L29/47 ,  H01L29/665 ,  H01L29/66681 ,  H01L29/66689 ,  H01L29/7813 ,  H01L29/7816 ,  H01L29/7825 ,  H01L29/7835

Abstract: Devices, structures, and methods thereof for providing a Schottky or Schottky-like contact as a source region and/or a drain region of a power transistor are disclosed. A power transistor structure comprises a substrate of a first dopant polarity, a drift region formed on or within the substrate, a body region formed on or within the drift region, a gate structure formed on or within the substrate, a source region adjacent to the gate structure, a drain region formed adjacent to the gate structure. At least one of the source region and the drain region is formed from a Schottky or Schottky-like contact substantially near a surface of the substrate, comprising a silicide layer and an interfacial dopant segregation layer. The Schottky or Schottky-like contact is formed by low-temperature annealing a dopant segregation implant in the source and/or drain region.

Abstract translation: 公开了用于提供肖特基或类肖特基接触作为功率晶体管的源极区和/或漏极区的器件，结构及其方法。 功率晶体管结构包括具有第一掺杂剂极性的衬底，形成在衬底上或衬底内的漂移区，形成在漂移区上或内的本体区，形成在衬底上或衬底内的栅极结构， 栅极结构，与栅极结构相邻形成的漏极区域。 源极区和漏极区中的至少一个由肖特基或类肖特基接触形成，基本上接近衬底的表面，包括硅化物层和界面掺杂物偏析层。 肖特基或类肖特基接触通过在源极和/或漏极区域中低温退火掺杂剂偏析注入而形成。

公开(公告)号：WO2017106658A1

公开(公告)日：2017-06-22

申请号：PCT/US2016/067202

申请日：2016-12-16

Applicant: APPLIED MATERIALS, INC.

Inventor： BIGGS, Brent ,  GELATOS, Avgerinos V. ,  KURATOMI, Takashi ,  LEE, Mark H.

IPC: H01L21/28 ,  H01L21/324 ,  H01L21/02

CPC classification number: H01L21/32053 ,  H01L21/28518 ,  H01L21/321 ,  H01L21/76862

Abstract: Methods for reducing oxygen content in an oxidized annealed metal nitride film comprising exposing the film to a plasma.

Abstract translation: 用于降低氧化退火的金属氮化物膜中氧含量的方法包括将膜暴露于等离子体中。

公开(公告)号：WO2016208704A1

公开(公告)日：2016-12-29

申请号：PCT/JP2016/068768

申请日：2016-06-24

Applicant: 国立大学法人東京工業大学 ,  田中貴金属工業株式会社

Inventor： 大見　俊一郎 ,  政広　泰

IPC: H01L21/28 ,  C22C30/00 ,  C23C14/14 ,  C23C14/34 ,  C23C14/58 ,  H01L21/336 ,  H01L29/417 ,  H01L29/78

CPC classification number: C23C14/5806 ,  C22C5/04 ,  C23C14/14 ,  C23C14/18 ,  C23C14/34 ,  C23C14/35 ,  C23C14/46 ,  C23C14/58 ,  H01L21/28 ,  H01L21/28518 ,  H01L29/417 ,  H01L29/456 ,  H01L29/78

Abstract: 本発明は、Ｓｉを含む基板上に形成されるシリサイド合金膜において、仕事関数が４．６ｅＶ以上５．７ｅＶ以下の金属Ｍ１と、仕事関数が２．５ｅＶ以下４．０ｅＶ以上の金属Ｍ２と、Ｓｉとからなり、４．３ｅＶ以上４．９ｅＶ以下の仕事関数を有することを特徴とするシリサイド合金膜に関する。ここで金属Ｍ１としては、Ｐｔ、Ｐｄ、Ｍｏ、Ｉｒ，Ｗ、Ｒｕが、金属Ｍ２としては、Ｈｆ、Ｌａ、Ｅｒ、Ｈｏ、Ｅｒ、Ｅｕ、Ｐｒ、Ｓｍの適用が好ましい。本発明のシリサイド合金膜は、耐熱性に優れると共に、電気特性も良好な薄膜である。

Abstract translation: 本发明涉及一种形成在包括Si的基板上的硅化物合金膜，该硅化物合金膜的特征在于包括功函数为4.6-5.7eV的金属M1，具有功函数为 2.5-4.0eV和Si，并具有4.3-4.9eV的功函数。 Pt，Pd，Mo，Ir，W和Ru有利于用作金属M1，Hf，La，Er，Ho，Eu，Pr和Sm有利于用作金属M2。 作为薄膜，该硅化物合金膜具有优异的耐热性，并且还具有良好的电性能。

公开(公告)号：WO2016017007A1

公开(公告)日：2016-02-04

申请号：PCT/JP2014/070246

申请日：2014-07-31

Applicant: 三菱電機株式会社

Inventor： 久野　みさと

IPC: H01L21/28

CPC classification number: H01L21/283 ,  H01L21/2254 ,  H01L21/26506 ,  H01L21/268 ,  H01L21/28 ,  H01L21/28518 ,  H01L21/324 ,  H01L21/76841 ,  H01L29/401 ,  H01L29/456 ,  H01L29/861

Abstract: 　Ｓｉ基板（１）の裏面にｎ型不純物を注入してｎ型層（３）を形成する。Ｓｉ基板（１）の裏面には凹部（４）が形成されている。ｎ型層（３）を形成した後に裏面上と凹部（４）内に酸化膜（５）を形成する。凹部（４）内の保護膜を残しつつ裏面上の酸化膜（５）を除去する。酸化膜（５）を除去した後に裏面上にＡｌ－Ｓｉ膜（６）を形成する。Ａｌ－Ｓｉ膜（６）上に金属電極（７）を形成する。続いて、本実施の形態の効果を比較例と比較して説明する。凹部（４）内の酸化膜（５）は、Ａｌ－Ｓｉ膜（６）から凹部（４）を介してＳｉ基板（１）にＡｌが拡散するのを防ぐ。

Abstract translation: 通过注入n型杂质，在Si衬底（1）的后表面上形成n型层（3）。 在Si衬底（1）的后表面中形成凹陷部分（4）。 在形成n型层（3）之后，在后表面和凹部（4）中形成氧化膜（5）。 除去背面的氧化膜（5），同时将保护膜留在凹部（4）中。 在除去氧化膜（5）之后，在后表面上形成Al-Si膜（6）。 在Al-Si膜（6）上形成金属电极（7）。 接下来，与比较例相比较，说明本发明的实施方式的效果。 凹部（4）中的氧化膜（5）通过凹部（4）防止Al从Al-Si膜（6）扩散到Si基板（1）中。

公开(公告)号：WO2015142438A3

公开(公告)日：2015-12-17

申请号：PCT/US2015014857

申请日：2015-02-06

Applicant: QUALCOMM INC

Inventor： XU JEFFREY JUNHAO ,  RIM KERN ,  ZHU JOHN JIANHONG ,  SONG STANLEY SEUNGCHUL ,  YEAP CHOH FEI

IPC: H01L21/285 ,  H01L21/8238

CPC classification number: H01L21/823814 ,  C23C14/24 ,  C23C14/54 ,  C23C16/46 ,  C23C16/52 ,  H01L21/285 ,  H01L21/28518 ,  H01L21/2855 ,  H01L21/28556 ,  H01L21/28568 ,  H01L21/324 ,  H01L21/823842 ,  H01L21/823857 ,  H01L21/823871 ,  H01L29/456 ,  H01L29/66477 ,  H01L29/66568

Abstract: A method includes forming a first metal layer (505) on source/drain regions (502) of an n-type metal-oxide-semiconductor (NMOS) device (520) and on source/drain regions (506) of a p-type MOS (PMOS) device (530) by chemical vapor deposition (CVD) or non-energetic physical vapor deposition (PVD). The method further includes selectively performing a rapid thermal anneal (RTA) process on the first metal layer after forming the first metal layer.

Abstract translation: 一种方法包括在n型金属氧化物半导体（NMOS）器件（520）的源极/漏极区域（502）上形成第一金属层（505）以及在p型源极/漏极区域（506）上形成第一金属层 通过化学气相沉积（CVD）或非能量物理气相沉积（PVD）的MOS（PMOS）器件（530）。 该方法还包括在形成第一金属层之后在第一金属层上选择性地执行快速热退火（RTA）工艺。

公开(公告)号：WO2015159984A1

公开(公告)日：2015-10-22

申请号：PCT/JP2015/061899

申请日：2015-04-17

Applicant: 富士電機株式会社

Inventor： 中澤　治雄 ,  荻野　正明 ,  中嶋　経宏 ,  井口　研一 ,  立岡　正明 ,  中川　清和

IPC: H01L21/28 ,  H01L21/3205 ,  H01L21/336 ,  H01L21/768 ,  H01L23/532 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L21/28518 ,  H01L21/043 ,  H01L21/0485 ,  H01L21/28 ,  H01L29/1608 ,  H01L29/45 ,  H01L29/66068 ,  H01L29/665 ,  H01L29/78 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 　まず、炭化珪素基板（１）の表面に、遷移金属からなるコンタクト電極（２）を形成する。コンタクト電極（２）は、例えばニッケル、チタンまたはタングステンからなる。マイクロ波によって形成された水素プラズマ雰囲気に、コンタクト電極（２）が形成された炭化珪素基板（１）全体をさらすことによってコンタクト電極（２）を発熱させて急速加熱する。そして、コンタクト電極（２）から炭化珪素基板（１）の、コンタクト電極（２）側の部分に熱伝導されることによって、炭化珪素基板（１）のコンタクト電極（２）に接する部分が加熱される。これによって、炭化珪素基板（１）とコンタクト電極（２）との界面に、炭化珪素基板（１）とのオーミックコンタクトとなるシリサイド層（４）が形成される。これにより、コンタクト抵抗の低いオーミックコンタクトを形成することができるとともに、素子特性が劣化することを防止することができる。

Abstract translation: 首先，在碳化硅衬底（1）的表面上形成包含过渡金属的接触电极（2）。 所述接触电极（2）包括例如镍，钛或钨。 在其上形成有接触电极（2）的整个碳化硅衬底（1）暴露于微波产生的氢等离子体中，以通过使其接触电极（2）产生热而快速加热接触电极（2）。 然后，从接触电极（2）向碳化硅基板（1）的接触电极侧部分进行加热，加热与接触电极（2）接触的碳化硅基板（1）的一部分， 。 因此，在碳化硅衬底（1）和接触电极（2）之间的界面处形成与碳化硅衬底（1）形成欧姆接触的硅化物层（4）。 这使得可以形成具有低接触电阻并防止元件特性降低的欧姆接触。

公开(公告)号：WO2015159436A1

公开(公告)日：2015-10-22

申请号：PCT/JP2014/061087

申请日：2014-04-18

Applicant: 富士電機株式会社

Inventor： 井口　研一 ,  中澤　治雄 ,  中嶋　経宏 ,  荻野　正明 ,  立岡　正明

IPC: H01L21/28

CPC classification number: H01L21/28518 ,  H01L21/0485 ,  H01L21/049 ,  H01L21/28568 ,  H01L29/1608 ,  H01L29/45 ,  H01L29/66068 ,  H01L29/7802

Abstract: 　まず、ＭＯＳゲート構造上の層間絶縁膜（３７）を覆うようにチタン層（３９）を形成する。次に、ソース領域（３３）に接するニッケル層（４０）を形成する。次に、マイクロ波によって形成された水素プラズマ雰囲気に炭化珪素ウェハ全体をさらすことによって、水素ラジカルによってニッケル層（４０）を発熱させて加熱する。このとき、チタン層（３９）は、表面の酸化膜の還元が進行し、発熱しない。したがって、ニッケル層（４０）からの熱伝導によって、ニッケル層（４０）の直下のソース領域（３３）のみが加熱される。これによって、炭化珪素ウェハとニッケル層（４０）との界面にシリサイド層が形成され、コンタクト抵抗の低いオーミックコンタクトを形成することができる。またＭＯＳゲート構造が加熱されないため、素子特性が劣化することを防止することができる。また、裏面電極（４１，４２）を形成する際にも、同様に、水素プラズマ処理を用いる。

Abstract translation: 首先，以覆盖MOS栅极结构的层间绝缘膜（37）的方式形成钛层（39）。 其次，形成与源极区域（33）接触的镍层（40）。 接下来，将整个碳化硅晶片暴露于由微波形成的氢等离子体气氛中，使得镍层（40）产生用于氢自由基加热的热量。 此时，由于在其表面上进行氧化膜的还原，所以钛层（39）不产生热量。 因此，只有来自镍层（40）正下方的源极区域（33）被来自镍层（40）的热量加热。 结果，在碳化硅晶片和镍层（40）之间的界面处形成硅化物层，从而形成具有低接触电阻的欧姆接触。 同时，由于MOS栅极结构不被加热，可以防止元件特性的劣化。 此外，当形成背面电极（41,42）时，类似地应用氢等离子体处理。

公开(公告)号：WO2015027843A1

公开(公告)日：2015-03-05

申请号：PCT/CN2014/084779

申请日：2014-08-20

Applicant: INTERNATIONAL BUSINESS MACHINES CORPORATION ,  IBM (CHINA) CO., LIMITED

Inventor： ADUSUMILLI, Praneet ,  ALPTEKIN, Emre ,  CHENG, Kangguo ,  PONOTH, Shom ,  PRANATHARTHIHARAN, Balasubramanian

IPC: H01L21/8238

CPC classification number: H01L21/823814 ,  H01L21/283 ,  H01L21/28518 ,  H01L21/76843 ,  H01L21/76855 ,  H01L29/665 ,  H01L29/66628

Abstract: A method of forming silicide contacts of transistors includes forming a first set of epitaxial source/drain regions of a first set of transistors; forming a sacrificial epitaxial layer on top of the first set of epitaxial source/drain regions; forming a second set of epitaxial source/drain regions of a second set of transistors; converting a top portion of the second set of epitaxial source/drain regions into a metal silicide and the sacrificial epitaxial layer into a sacrificial silicide layer in a silicidation process wherein the first set of epitaxial source/drain regions underneath the sacrificial epitaxial layer is not affected by the silicidation process; removing selectively the sacrificial silicide layer; and converting a top portion of the first set of epitaxial source/drain regions into another metal silicide.

Abstract translation: 形成晶体管的硅化物接触的方法包括：形成第一组晶体管的第一组外延源极/漏极区; 在所述第一组外延源极/漏极区的顶部上形成牺牲性外延层; 形成第二组晶体管的第二组外延源极/漏极区; 将第二组外延源极/漏极区域的顶部部分转换成金属硅化物，并将该牺牲外延层转化为硅化工艺中的牺牲硅化物层，其中牺牲外延层下方的第一组外延源极/漏极区域不受影响 通过硅化工艺; 选择性地去除牺牲硅化物层; 以及将第一组外延源极/漏极区的顶部转换成另一个金属硅化物。

公开(公告)号：WO2014178421A1

公开(公告)日：2014-11-06

申请号：PCT/JP2014/062066

申请日：2014-05-01

Applicant: 富士フイルム株式会社

Inventor： 杉島　泰雄 ,  高橋　智美 ,  小山　朗子 ,  上村　哲也

IPC: H01L21/308 ,  H01L21/28 ,  H01L21/306

CPC classification number: C23F1/32 ,  C23F1/38 ,  C23F1/40 ,  C23F1/44 ,  H01L21/02068 ,  H01L21/28518 ,  H01L21/30604 ,  H01L21/32134 ,  H01L29/665 ,  H01L29/7833

Abstract: 　ゲルマニウム（Ｇｅ）を含む第一層と、ゲルマニウム（Ｇｅ）以外の特定金属元素を含む第二層とを有する半導体基板について、第二層を選択的に除去するエッチング液であって、有機アルカリ化合物を含むエッチング液。

Abstract translation: 本发明是一种蚀刻溶液，对于具有包括锗（Ge）的第一层和包含除锗（Ge）之外的特定金属元素的第二层的半导体衬底，选择性地除去第二层，所述蚀刻 溶液，包括有机碱化合物。