A PLASMA TREATMENT METHOD TO MEET LINE EDGE ROUGHNESS AND OTHER INTEGRATION OBJECTIVES
    1.
    发明申请
    A PLASMA TREATMENT METHOD TO MEET LINE EDGE ROUGHNESS AND OTHER INTEGRATION OBJECTIVES 审中-公开
    等离子体处理方法满足线边粗糙度和其他整合目标

    公开(公告)号:WO2017132238A1

    公开(公告)日:2017-08-03

    申请号:PCT/US2017/014902

    申请日:2017-01-25

    Abstract: Provided is a method of patterning a layer on a substrate using an integration scheme, the method comprising: disposing a substrate having a structure pattern layer, a neutral layer, and an underlying layer, the structure pattern layer comprising a first material and a second material; performing a first treatment process using a first process gas mixture to form a first pattern, the first process gas comprising a mixture of CxHyFz and argon; performing a second treatment process using a second process gas mixture to form a second pattern, the second process gas comprising a mixture of low oxygen-containing gas and argon; concurrently controlling selected two or more operating variables of the integration scheme in order to achieve target integration objectives.

    Abstract translation: 提供一种使用集成方案在衬底上图案化层的方法,所述方法包括:布置具有结构图案层,中性层和下层的衬底,所述结构图案层 包括第一材料和第二材料; 使用第一处理气体混合物执行第一处理过程以形成第一图案,所述第一处理气体包含C x H y F z和氩气的混合物; 使用第二处理气体混合物执行第二处理过程以形成第二图案,所述第二处理气体包含低含氧气体和氩气的混合物; 同时控制整合方案的选定的两个或多个操作变量,以实现目标整合目标。

    研磨用組成物および研磨用組成物の製造方法
    3.
    发明申请
    研磨用組成物および研磨用組成物の製造方法 审中-公开
    抛光组合物和生产抛光组合物的方法

    公开(公告)号:WO2016031485A1

    公开(公告)日:2016-03-03

    申请号:PCT/JP2015/071714

    申请日:2015-07-30

    Inventor: 安井 晃仁

    Abstract:  本発明は、低比誘電率材料の研磨速度を十分に抑制できる研磨用組成物を提供する。本発明は、砥粒と、有機化合物とを含み、前記有機化合物は、ポリオキシアルキレン基と、3つ以上の炭素原子を含む脂肪族炭化水素基とを有するものであり、比誘電率が4以下である物質を研磨するのに用いられる、研磨用組成物である。

    Abstract translation: 本发明提供了一种可以相对于具有低相对介电常数的材料适当控制抛光速率的抛光组合物。 本发明是含有磨粒和有机化合物的抛光组合物,其中有机化合物具有聚氧化烯基和具有三个或更多个碳原子的脂族烃基。 抛光组合物用于抛光相对介电常数为4或更低的物质。

    半導体の製造方法およびウエハ基板の洗浄方法
    4.
    发明申请
    半導体の製造方法およびウエハ基板の洗浄方法 审中-公开
    制造半导体的方法和清洗基片的方法

    公开(公告)号:WO2015152223A1

    公开(公告)日:2015-10-08

    申请号:PCT/JP2015/060088

    申请日:2015-03-31

    Abstract:  本発明の課題は、パターニングされたウエハ基板上に存在する、少なくとも上部の一部分に除去が困難な硬化変質層が形成されたフォトレジストを、温和な条件で簡便かつ効果的に除去する工程を含む半導体の製造方法、および前記工程からなるウエハ基板の洗浄方法を提供することである。その解決手段としての本発明の半導体の製造方法は、パターニングされたウエハ基板上に、少なくとも上部の一部分に硬化変質層が形成されたフォトレジストが存在する当該ウエハ基板を、オゾンを含有する微小気泡を含む二酸化炭素溶解水と接触させることで、前記フォトレジストを除去する工程を含むことを特徴とする。また、本発明のウエハ基板の洗浄方法は、前記工程からなることを特徴とする。

    Abstract translation: 本发明解决了提供以下问题:提供一种半导体的制造方法,其包括在中等条件下简单有效地除去存在于图案化晶片基板上的光致抗蚀剂的步骤, 去除在光致抗蚀剂的上部的至少一部分上形成的硬化的改性层; 以及包括上述步骤的用于清洗晶片衬底的方法。 作为解决问题的方法,该半导体的制造方法的特征在于,具有使图案化的晶片基板具有形成在上部的至少一部分上的具有硬化的改性层的光致抗蚀剂的工序, 与包含含臭氧微泡的二氧化碳溶解水接触,从而除去光致抗蚀剂。 此外,这种清洗晶片基板的方法的特征在于包括上述步骤。

    基板処理方法、コンピュータ記憶媒体及び基板処理システム
    5.
    发明申请
    基板処理方法、コンピュータ記憶媒体及び基板処理システム 审中-公开
    基板处理方法,计算机存储介质和基板处理系统

    公开(公告)号:WO2015129392A1

    公开(公告)日:2015-09-03

    申请号:PCT/JP2015/052826

    申请日:2015-02-02

    CPC classification number: H01L21/31058 H01L21/0271 H01L21/67748

    Abstract:  第1のポリマーと第2のポリマーとを含むブロック共重合体を用いて、基板を処理する基板処理方法は、パターンが形成された基板上にブロック共重合体を塗布し、ブロック共重合体塗布後の基板を、ブロック共重合体に含まれる溶剤の揮発温度以上で加熱処理して当該ブロック共重合体から溶剤を除去し、溶剤除去後の基板を、当該除去した溶剤とは異なる他の溶剤の雰囲気内でアニール処理して、ブロック共重合体を第1のポリマーと第2のポリマーに相分離させ、他の溶剤の揮発温度よりも低い温度で当該アニール処理が行われる。

    Abstract translation: 在该基板处理方法中,使用含有第一聚合物和第二聚合物的嵌段共聚物处理基板,将该嵌段共聚物涂布在图案化基板上,并且在嵌段共聚物的涂布之后,将基板 在等于或大于嵌段共聚物中所含溶剂的挥发温度的温度下热处理,并且从嵌段共聚物中除去溶剂; 在除去溶剂之后,将基材在与除去的溶剂不同的另一溶剂的气氛中进行退火处理,以将嵌段共聚物相分离成第一聚合物和第二聚合物,所述退火处理在温度 低于其他溶剂的挥发温度。

    METHODS AND APPARATUS FOR FORMING A RESIST ARRAY USING CHEMICAL MECHANICAL PLANARIZATION
    6.
    发明申请
    METHODS AND APPARATUS FOR FORMING A RESIST ARRAY USING CHEMICAL MECHANICAL PLANARIZATION 审中-公开
    使用化学机械平面化形成耐力阵列的方法和装置

    公开(公告)号:WO2015035088A1

    公开(公告)日:2015-03-12

    申请号:PCT/US2014/054147

    申请日:2014-09-04

    Abstract: Methods, apparatus, and systems are provided for forming a resist array on a material to be patterned using chemical-mechanical planarization. The resist array may include an arrangement of two different materials that are adapted to react to activation energy differently relative to each other to enable selective removal of only one of the materials (e.g., one is reactive and the other is not reactive; one is slightly reactive and the other is very reactive; one is reactive in one domain and the other in an opposite domain). The first material may be disposed as isolated nodes between the second material. A subset of nodes may be selected from among the nodes in the array and the selected nodes may be exposed to activation energy to activate the nodes and create a mask from the resist array. Numerous additional aspects are disclosed.

    Abstract translation: 提供了使用化学机械平面化在待图案化材料上形成抗蚀剂阵列的方法,装置和系统。 抗蚀剂阵列可以包括两种不同材料的布置,其适于相对于彼此不同地对激活能量作出反应以使得能够仅选择性地去除材料中的一种(例如,一个是反应性的,另一个不是反应性的;一个略微 另一个是非常反应的;一个在一个域中是反应性的,另一个在相反的结构域中)。 第一材料可以被布置为第二材料之间的隔离节点。 可以从阵列中的节点中选择节点的子集,并且所选择的节点可以暴露于激活能量以激活节点并从抗蚀剂阵列创建掩模。 公开了许多附加方面。

    METHODS FOR PROVIDING LITHOGRAPHY FEATURES ON A SUBSTRATE BY SELF-ASSEMBLY OF BLOCK COPOLYMERS
    7.
    发明申请
    METHODS FOR PROVIDING LITHOGRAPHY FEATURES ON A SUBSTRATE BY SELF-ASSEMBLY OF BLOCK COPOLYMERS 审中-公开
    通过嵌段共聚物自组装提供基板上的刻蚀特征的方法

    公开(公告)号:WO2014139793A1

    公开(公告)日:2014-09-18

    申请号:PCT/EP2014/053692

    申请日:2014-02-26

    Abstract: Causing a self-assemblable block copolymer (BCP) having first and second blocks to migrate from a region surrounding a lithography recess of the substrate and a dummy recess on the substrate to within the lithography recess and the dummy recess, causing the BCP to self-assemble into an ordered layer within the lithography recess, the layer having a first block domain and a second block domain, and selectively removing the first domain to form a lithography feature having the second domain within the lithography recess, wherein a width of the dummy recess is smaller than the minimum width required by the BCP to self-assemble, the dummy recess is within the region of the substrate surrounding the lithography recess from which the BCP is caused to migrate, and the width between portions of a side-wall of the lithography recess is greater than the width between portions of a side-wall of the dummy recess.

    Abstract translation: 引起具有第一和第二嵌段的自组装嵌段共聚物(BCP)从基板的光刻凹槽周围的区域和基板上的虚设凹槽迁移到光刻凹槽和虚设凹槽内,使BCP自对准, 组装成光刻凹槽内的有序层,该层具有第一块区域和第二块区域,并且选择性地去除第一区域以形成在光刻凹槽内具有第二区域的光刻特征,其中虚设凹槽 小于BCP自组装所需的最小宽度,虚拟凹槽位于围绕光刻凹槽的基底的区域内,BCP从其移动,并且侧壁的部分之间的宽度 光刻凹槽大于虚拟凹槽的侧壁的部分之间的宽度。

    건식 식각 장치, 건식 식각을 위한 고속 입자 빔을 생성하는 노즐 및 고속 입자 빔을 이용한 건식 식각 방법.
    8.
    发明申请
    건식 식각 장치, 건식 식각을 위한 고속 입자 빔을 생성하는 노즐 및 고속 입자 빔을 이용한 건식 식각 방법. 审中-公开
    干燥装置,用于产生用于干燥蚀刻的高速粒子束的喷嘴,以及使用高速颗粒束的干蚀刻方法

    公开(公告)号:WO2014098488A1

    公开(公告)日:2014-06-26

    申请号:PCT/KR2013/011844

    申请日:2013-12-18

    Inventor: 김인호 이진원

    Abstract: 본 발명의 일 실시예에 따른 건식 식각 방법은 승화성 입자로 이루어진 고속 입자 빔을 조사하여 대상물을 식각하는 건식 식각 방법으로서, 상기 승화성 입자로 이루어진 고속 입자 빔을 생성하는 고속 입자 빔 생성 단계와 상기 생성된 고속 입자 빔을 대상물에 조사하여 대상물을 식각하는 식각 단계를 포함한다. 그리고, 본 발명의 일 실시예에 따른 식각 장치는 대상물을 식각하는 건식 식각 장치로서, 승화성 입자로 이루어진 고속 입자 빔을 생성하는 노즐을 포함하되, 상기 노즐은 이산화탄소로 이루어진 입자생성가스를 통과시켜 초고속 균일 나노 입자를 생성하는 노즐로서, 노즐의 출구측으로 갈수록 단면적이 넓어지는 형태의 팽창부를 포함하고, 상기 팽창부는 제1팽창부 및 제2팽창부를 순차적으로 포함하여 이루어지며 상기 제2팽창부의 평균 팽창각이 상기 제1팽창부의 팽창각 보다 큰 것을 특징으로 한다.

    Abstract translation: 根据本发明的一个实施方案的干蚀刻方法是通过照射包括升华颗粒的高速粒子束来蚀刻物体的干蚀刻方法,包括:高速粒子束产生步骤,产生高速粒子 梁,包括升华颗粒; 以及通过照射在物体上产生的高速粒子束来蚀刻物体的蚀刻步骤。 此外,根据本发明的一个实施例的干蚀刻装置是用于蚀刻物体的干蚀刻装置,包括用于产生包括升华颗粒的高速粒子束的喷嘴,其中所述喷嘴产生超高速均匀纳米颗粒 通过其通过包含二氧化碳的颗粒产生气体,并且包括具有使得其横截面面积朝向喷嘴排出侧变宽的形状的膨胀部分,其中该膨胀部分依次包括第一膨胀部分和第二膨胀部分 并且其中所述第二膨胀部的平均膨胀角大于所述第一膨胀部的膨胀角。

    半導体装置の製造方法および半導体装置
    10.
    发明申请
    半導体装置の製造方法および半導体装置 审中-公开
    制造半导体器件和半导体器件的方法

    公开(公告)号:WO2012046675A1

    公开(公告)日:2012-04-12

    申请号:PCT/JP2011/072731

    申请日:2011-10-03

    Abstract:  本発明の課題は、CF x 膜を層間絶縁膜として有する多層配線構造の半導体装置において、低誘電率であるCF x 膜の利点を生かすことができ、かつCMP処理による特性の劣化を防止することのできる半導体装置の製造方法を提供することにある。本発明の半導体装置の製造方法は、CF x 膜を成膜する工程(a)と、CF x 膜に所定パターンの凹部を形成する工程(b)と、凹部を埋めかつCF x 膜上にわたって配線層を設ける工程(c)と、凹部内以外の前記CF x 膜上の余剰の配線層をCMP(化学機械研磨)によって除去してCF x 膜の表面を露出させる工程(d)と、を有し、工程(b)の前または後において、CF x 膜の表面を窒化する工程(e)を備える。

    Abstract translation: 本发明提出的问题在于提供一种能够利用低介电常数CF x膜的优点的半导体器件的制造方法,能够防止由于在具有多层布线结构的半导体器件中的CMP处理导致的特性劣化, 用于层间绝缘膜的CFx膜。 该制造半导体器件的方法包括:形成CFx膜的工序(a) 步骤(b),用于在所述CFx膜上形成规定图案的凹部; 步骤(c),用于提供嵌入在所述凹部中并穿过所述CFx膜的顶部的布线层; 步骤(d),用于消除除了凹陷部分之外的CF x膜上的多余布线层,并暴露出CFx膜的表面。 在步骤(b)之前或之后,提供用于氮化CF x膜表面的步骤(e)。

Patent Agency Ranking