中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

139 records (took 0.019 seconds)

    METHOD AND SYSTEM FOR ATOMIC LAYER ETCHING
    2.
    发明申请
    METHOD AND SYSTEM FOR ATOMIC LAYER ETCHING 审中-公开
    用于原子层蚀刻的方法和系统

    公开(公告)号：WO2017147254A1

    公开(公告)日：2017-08-31

    申请号：PCT/US2017/019061

    申请日：2017-02-23

    Applicant: TOKYO ELECTRON LIMITED ,  TOKYO ELECTRON U.S. HOLDINGS, INC.

    Inventor： KANDABARA N., Tapily

    IPC: H01L21/311 ,  H01L21/3065 ,  H01L21/67 ,  H01L21/02 ,  G03F7/20

    CPC classification number: H01L21/31116 ,  H01L21/31122 ,  H01L21/67161 ,  H01L21/67201 ,  H01L21/67207

    Abstract: Embodiments of the invention provide a method for atomic layer etching (ALE) of a substrate. According to one embodiment, the method includes providing a substrate, and alternatingly exposing the substrate to a fluorine-containing gas and an aluminum-containing gas to etch the substrate. According to one embodiment, the method includes providing a substrate containing a metal oxide film, exposing the substrate to a fluorine-containing gas to form a fluorinated layer on the metal oxide film, and thereafter, exposing the substrate to an aluminum-containing gas to remove the fluorinated layer from the metal oxide film. The exposing steps may be alternatingly repeated at least once to further etch the metal oxide film.

    Abstract translation: 本发明的实施例提供了用于衬底的原子层蚀刻（ALE）的方法。 根据一个实施例，该方法包括提供衬底，并交替地将衬底暴露于含氟气体和含铝气体以蚀刻衬底。 根据一个实施例，该方法包括：提供含有金属氧化物膜的基板，将基板暴露于含氟气体以在金属氧化物膜上形成氟化层，然后将基板暴露于含铝气体以 从金属氧化物膜上除去氟化层。 曝光步骤可以交替重复至少一次以进一步蚀刻金属氧化物膜。

    METHODS FOR PATTERNING A HARDMASK LAYER FOR AN ION IMPLANTATION PROCESS
    6.
    发明申请
    METHODS FOR PATTERNING A HARDMASK LAYER FOR AN ION IMPLANTATION PROCESS 审中-公开
    用于绘制离子植入过程的HARDMASK层的方法

    公开(公告)号：WO2015060929A1

    公开(公告)日：2015-04-30

    申请号：PCT/US2014/051938

    申请日：2014-08-20

    Applicant: APPLIED MATERIALS, INC.

    Inventor： WOOD, Bingxi Sun ,  MIAO, Li Yan ,  DAI, Huixiong ,  BRAND, Adam ,  CHEN, Yongmei ,  PANDIT, Mandar B. ,  ZHOU, Qingjun

    IPC: H01L21/027 ,  H01L29/78 ,  H01L21/336

    CPC classification number: H01L21/266 ,  H01L21/26586 ,  H01L21/31053 ,  H01L21/31122 ,  H01L21/31138 ,  H01L21/31144 ,  H01L21/823431 ,  H01L21/845 ,  H01L29/66803

    Abstract: Embodiments of the present invention provide a methods for patterning a hardmask layer with good process control for an ion implantation process, particularly suitable for manufacturing the fin field effect transistor (FinFET) for semiconductor chips. In one embodiment, a method of patterning a hardmask layer disposed on a substrate includes forming a planarization layer over a hardmask layer disposed on a substrate, disposing a patterned photoresist layer over the planarization layer, patterning the planarization layer and the hardmask layer uncovered by the patterned photoresist layer in a processing chamber, exposing a first portion of the underlying substrate, and removing the planarization layer from the substrate.

    Abstract translation: 本发明的实施例提供了一种用于图案化用于离子注入工艺的良好工艺控制的硬掩模层的方法，特别适用于制造用于半导体芯片的鳍式场效应晶体管（FinFET）。 在一个实施例中，图案化设置在衬底上的硬掩模层的方法包括在设置在衬底上的硬掩模层上形成平坦化层，在平坦化层上设置图案化的光致抗蚀剂层，将平坦化层和硬掩模层图案化， 在处理室中的图案化光致抗蚀剂层，暴露下面的衬底的第一部分，以及从衬底去除平坦化层。

    パターン形成方法
    7.
    发明申请
    パターン形成方法 审中-公开
    形成图案的方法

    公开(公告)号：WO2015012177A1

    公开(公告)日：2015-01-29

    申请号：PCT/JP2014/068964

    申请日：2014-07-16

    Applicant: JSR株式会社

    Inventor： 栗田　俊輔 ,  木村　徹 ,  滝本　嘉夫 ,  高梨　和憲

    IPC: G03F7/11 ,  H01L21/027

    CPC classification number: G03F7/32 ,  C09K13/00 ,  G03F7/0043 ,  G03F7/0757 ,  G03F7/20 ,  H01L21/3065 ,  H01L21/31122

    Abstract: 　本発明は、基板の上面側に無機膜を形成する工程、上記無機膜の上面側にレジストパターンを形成する工程、及び上記レジストパターンをマスクとした１又は複数回のドライエッチングにより、基板にパターンを形成する工程を有するパターン形成方法であって、上記無機膜を、ポリ酸又はその塩、及び溶媒を含有する多層レジストプロセス用無機膜形成組成物により形成することを特徴とする。上記レジストパターン形成工程が、レジスト組成物で上記無機膜の上面側にレジスト膜を形成する工程、上記レジスト膜を露光する工程、及び上記露光されたレジスト膜を現像する工程を含むとよい。

    Abstract translation: 形成图案的方法包括在基板的上表面上形成无机膜的步骤，在无机膜的上表面上形成抗蚀剂图案的步骤，其中干蚀刻为 使用抗蚀剂图案作为掩模进行一次或多次，从而在基板上形成图案，其特征在于，所述无机膜由用于多层抗蚀剂加工的无机膜形成组合物形成，所述组合物包含多酸或其盐和 溶剂。 优选的是，抗蚀剂图形形成步骤应包括在无机膜的上表面上由抗蚀剂组合物形成抗蚀剂膜的步骤，其中抗蚀剂膜曝光的步骤，以及其中 曝光的抗蚀剂膜被显影。

    SILICON DIOXIDE-POLYSILICON MULTI-LAYERED STACK ETCHING WITH PLASMA ETCH CHAMBER EMPLOYING NON-CORROSIVE ETCHANTS
    8.
    发明申请
    SILICON DIOXIDE-POLYSILICON MULTI-LAYERED STACK ETCHING WITH PLASMA ETCH CHAMBER EMPLOYING NON-CORROSIVE ETCHANTS 审中-公开
    二氧化硅 - 多晶硅多层堆叠与等离子体蚀刻室采用非腐蚀性蚀刻

    公开(公告)号：WO2014116736A1

    公开(公告)日：2014-07-31

    申请号：PCT/US2014/012592

    申请日：2014-01-22

    Applicant: APPLIED MATERIALS, INC.

    Inventor： SHIMIZU, Daisuke ,  KIM, Jong Mun

    IPC: H01L21/3065

    CPC classification number: H01L21/3065 ,  B81C1/00531 ,  H01J37/32082 ,  H01J37/32146 ,  H01J37/32165 ,  H01J37/3244 ,  H01L21/0332 ,  H01L21/3081 ,  H01L21/31116 ,  H01L21/31122 ,  H01L21/31138 ,  H01L21/32137 ,  H01L21/32139 ,  H01L21/67069 ,  H01L27/11556 ,  H01L27/11582

    Abstract: Multilayered stacks having layers of silicon interleaved with layers of a dielectric, such as silicon dioxide, are plasma etched with non-corrosive process gas chemistries. Etching plasmas of fluorine source gases, such as SF6 and/or NF3 typically only suitable for dielectric layers, are energized by pulsed RF to achieve high aspect ratio etching of silicon/silicon dioxide bi-layers stacks without the addition of corrosive gases, such as HBr or Cl2. In embodiments, a mask open etch and the multi-layered stack etch are performed in a same plasma processing chamber enabling a single chamber, single recipe solution for patterning such multi-layered stacks. In embodiments, 3D NAND memory cells are fabricated with memory plug and/or word line separation etches employing a fluorine-based, pulsed-RF plasma etch.

    Abstract translation: 具有与电介质层（诸如二氧化硅）交错的硅层的多层叠层用非腐蚀性工艺气体化学等离子体蚀刻。 氟源气体的蚀刻等离子体，例如通常仅适用于介电层的SF6和/或NF3，通过脉冲RF激励，以实现硅/二氧化硅双层堆叠的高纵横比蚀刻，而不加入腐蚀性气体，例如 HBr或Cl2。 在实施例中，掩模开口蚀刻和多层叠层蚀刻在相同的等离子体处理室中执行，能够实现用于图案化这种多层叠层的单室单配方解决方案。 在实施例中，使用采用氟基脉冲RF等离子体蚀刻的存储器插头和/或字线分离蚀刻来制造3D NAND存储器单元。

    プラズマ処理方法
    9.
    发明申请
    プラズマ処理方法 审中-公开
    等离子体处理方法

    公开(公告)号：WO2014068974A1

    公开(公告)日：2014-05-08

    申请号：PCT/JP2013/006428

    申请日：2013-10-30

    Applicant: 東京エレクトロン株式会社

    Inventor： 木原　嘉英 ,  川又　誠也 ,  芳賀　俊雄

    IPC: H01L21/3065 ,  H01L21/205 ,  H01L21/31 ,  H05H1/46

    CPC classification number: H01J37/32568 ,  H01J37/32091 ,  H01J37/32174 ,  H01J37/3244 ,  H01J37/32449 ,  H01J37/32541 ,  H01L21/3065 ,  H01L21/31116 ,  H01L21/31122 ,  H01L21/31138 ,  H05H2001/4682

    Abstract: 【課題】基板を載置する下部電極と対向して配置される内側上部電極および外側上部電極に高周波電力を分配供給する容量結合型のプラズマ処理装置において、外側／内側電力分配比を調節するために設けられる可変コンデンサのプラズマ密度分布特性またはプロセス特性の面内プロファイルの制御に対する調整ノブとしての機能を向上させる。 【解決手段】このプラズマ処理装置においては、外側／内側電力分配比の調節に用いる可変コンデンサのバリコン・ステップ選択範囲を共振領域ＲＥ S を避けつつ低域側の非共振領域ＬＥ S と高域側の非共振領域ＨＥ S とに跨って広範囲に拡張することにより、プラズマ密度分布やプロセス特性の面内プロファイルを径方向で制御するための調整ノブとしての効き目を向上させる。

    Abstract translation: [问题]为了调整电容耦合等离子体处理装置中的外部和内部电力分配的比例而设置的可变电容器，用于向内部上部电极和外部上部电极分配提供高频电力， 用于安装基板的电极，其目的是改善作为用于控制等离子体密度分布特性或处理特性的平面内轮廓的调节旋钮的可变电容器的功能。 [解决方案]用于调整该等离子体处理装置中的外部和内部电力分配之间的比率的可变电容器的可变电容器步长选择范围扩展到跨越较低非共振区域（LE）的范围和更高的 非共振区域（HE），但不包括共振区域（RE），从而改善可变电容器作为用于控制等离子体密度分布或处理特性在径向方向上的面内轮廓的调节旋钮的影响。

    エッチング方法
    10.
    发明申请
    エッチング方法 审中-公开
    蚀刻方法

    公开(公告)号：WO2013073417A1

    公开(公告)日：2013-05-23

    申请号：PCT/JP2012/078712

    申请日：2012-11-06

    Applicant: エルシード株式会社 ,  鈴木敦志 ,  難波江宏一 ,  近藤俊行 ,  森みどり ,  寺前文晴

    Inventor： 鈴木敦志 ,  難波江宏一 ,  近藤俊行 ,  森みどり ,  寺前文晴

    IPC: H01L21/3065 ,  H01L33/22

    CPC classification number: H01L33/58 ,  H01L21/31122 ,  H01L33/005 ,  H01L33/007 ,  H01L33/12 ,  H01L33/22 ,  H01L2933/0033 ,  H01L2933/0083

    Abstract: 【課題】被加工材とレジストのエッチングの選択比を高くすることのできるエッチング方法、このエッチング方法により加工されたサファイア基板、及び、このサファイア基板を備える発光素子を提供する。 【解決手段】プラズマエッチング装置を用いたエッチング方法であって、被加工材上にレジスト膜を形成するレジスト膜形成工程と、前記レジスト膜に所定のパターンを形成するパターン形成工程と、前記パターンが形成された前記レジスト膜を所定の変質用条件にてプラズマに曝し、前記レジスト膜を変質させてエッチング選択比を高くするレジスト変質工程と、被加工材を変質用条件と異なるエッチング用条件にてプラズマに曝し、エッチング選択比が高くなった前記レジスト膜をマスクとして被加工材のエッチングを行う被加工材のエッチング工程と、を含むようにした。

    Abstract translation: [问题]提供一种蚀刻方法，其可以提高待处理材料的蚀刻选择性和抗蚀剂，通过该蚀刻方法处理的蓝宝石衬底和设置有该蓝宝石衬底的发光元件。 [解决方案]该蚀刻方法使用等离子体蚀刻装置，包括：在被处理材料上形成抗蚀剂膜的抗蚀剂膜形成工序; 在抗蚀剂膜中形成规定图案的图案形成工序; 抗蚀剂改性工序，在规定的条件下将形成图案的抗蚀剂膜曝光于等离子体进行改性，并通过改性抗蚀剂膜增加蚀刻选择性; 以及用于待处理材料的蚀刻步骤，用于在不同于修饰条件的蚀刻条件下将待处理材料暴露于等离子体，并且用蚀刻选择性增加的抗蚀剂进行待加工材料的蚀刻 作为面具。

Patent Agency Ranking